POLITECHNIKA ŚLĄSKAWYDZIAŁ INŻYNIERII ŚRODOWISKA I ENERGETYKIINSTYTUT MASZYN I URZĄDZEŃ ENERGETYCZNYCH

LABORATORIUM ELEKTRYCZNE

Elementy układów techniki cyfrowej

(E – 10)

Opracował: Dr inż. Włodzimierz OGULEWICZ

3

1. Cel ćwiczenia

Celem ćwiczenia jest poznanie zasad działania elementów układów technikicyfrowej, wykonanych w technologii układów scalonych, oraz zdobycie umiejętnościich identyfikacji. Znajomość elementów umożliwi ćwiczącemu wykonaniei przebadanie kilku prostych aplikacji badanych elementów w różnych układach.

2. Wprowadzenie

System liczenia, w którym przywykliśmy wykonywać wszystkie rachunki, jestsystemem dziesiętnym (decymalnym). W systemie tym rozporządzamy dziesięciomaróżnymi stanami reprezentowanymi cyframi: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Jest onnajbardziej rozpowszechnionym systemem przedstawiania liczb i dokonywaniaobliczeń nieautomatycznych. Natomiast z punktu widzenia obliczeń wykonywanychprzez maszyny cyfrowe szczególnie korzystny jest dwójkowy (binarny) systemprzedstawiania liczb reprezentowany dwoma stanami: załączony – wyłączony, wysokipoziom napięcia H (ang. High) – niski poziom napięcia L (ang. Low), przedstawianyprzeważnie zwyczajowo, choć niejednoznacznie dwoma cyframi: 1 i 0.Niejednoznaczność wynika z oznaczania symbolami 1 i 0 zarówno „prawdy”i „fałszu” w algebrze Boole’a, jak również stanów logicznych: 1 – stan wysokinapięcia, 0 – stan niski (chociaż prawdą może być stan niski – 0).

Niezależnie od tego, czy rozpatrujemy stykowe czy bezstykowe elementylogiczne, to mamy do czynienia z binarnym systemem liczbowym i jako zasadęprzyjmiemy konwencję logiki dodatniej. Dla urządzeń bezstykowych umownieprzyjmujemy np. poziom napięcia bliski napięciu zasilania jako jedynkę logiczną (stanwysoki) – 1, a poziom bliski masie sygnałowej np. 0 V za zero logiczne (stan niski) –0. W układach stykowych stan zamknięcia styków odpowiadać będzie jedyncelogicznej, a stan otwarcia styków logicznemu zeru.

4

2.1. Układy cyfrowe

Układ cyfrowy (ang. digital circuit), to rodzaj układu elektronicznego, w którymsygnały napięciowe przyjmują tylko określoną liczbę poziomów. Najczęściej liczbapoziomów napięć jest równa dwa, a poziomom przypisywane są cyfry 0 i 1. Układycyfrowe realizują operacje zgodnie z algebrą Boole’a i z tego powodu nazywane są teżukładami logicznymi (ang. logic circuit).

Do budowy układów cyfrowych wykorzystuje się bramki logiczne tzw. funktory(funktor – element realizujący funkcję), wykonujące elementarne operacje znanez algebry Boole’a: negację (NOT), iloczyn logiczny prosty (AND) lub zanegowany(NAND), sumę logiczną (OR czy NOR), różnicę symetryczną (XOR lub EXOR) itp.Stopień skomplikowania i miniaturyzacja współczesnych układów elektronicznychspowodowały, że bramki, przerzutniki oraz większe bloki funkcjonalne domikroprocesora włącznie wykonuje się jako układy scalone.

Najbardziej rozpowszechnione obecnie są dwie technologie wykonywaniascalonych układów logicznych: technologia TTL (ang. Transistor-Transistor Logic) –bramki bipolarne oraz technologia CMOS (ang. Complementary MOS) – bramkiunipolarne.

2.2. Funkcje logiczne. Algebra Boole’a

W praktyce wielokrotnie zachodzi potrzeba utworzenia nowych sygnałówcyfrowych (sygnały wyjściowe), powiązanych logicznie z już istniejącymi sygnałamicyfrowymi (sygnały wejściowe). Powoduje to konieczność skonstruowania układuprzetwarzającego logiczne sygnały wejściowe na wyjściowe. Układemprzetwarzającym jest oczywiście cyfrowy układ logiczny. Jeżeli układ zawierawyłącznie elementy binarne, to zarówno sygnały wejściowe, jak i wyjściowe mogąprzyjąć jedną z dwu wartości logicznych. Wartość logiczną sygnału można wyrazić zapomocą zmiennej logicznej. Zmienna logiczna przybiera tylko dwie wartości: prawda– 1 (element działa) i fałsz – 0 (element nie działa). Zmienne logiczne oznacza sięsymbolami matematycznymi (np. wejściowe literami małymi: a, b, c, d....itd.,a wyjściowe dużymi: X, Y, Z,…..itd.).

Związki logiczne, zachodzące pomiędzy sygnałami wejściowymi i wyjściowymi,opisuje się za pomocą funkcji logicznych. Funkcje te nazywane są również operacjamilogicznymi, czy funkcjami boolowskimi. Jeżeli elektryczny sygnał dwustanowypotraktujemy jak zmienną logiczną, to działanie układów cyfrowych można

5

przedstawić jako wykonanie operacji logicznych na tych zmiennych. Inaczej mówiąc,sygnał wyjściowy jest funkcją sygnałów wejściowych w sensie algebry Boole’a.

Podstawowymi operacjami (funkcjami) logicznymi algebry Boole’a są:· Negacja (dopełnienie – operacja jednoargumentowa „ ¯ ”, NOT – nie).· Suma logiczna (alternatywa – działanie dwuargumentowe „ + ” OR – lub).· Iloczyn logiczny (koniunkcja – działanie dwuargumentowe „ · ” AND – i).

Działania na zmiennych logicznych podlegają podstawowym prawom algebryBoole’a, wynikającym z definicji tej algebry:

abba +=+ prawo przemienności dodawaniaabba ×=× prawo przemienności mnożenia

b)ca(a)cb(c)ba( ++=++=++ prawo łączności dodawania

b)ca(a)cb(c)ba( ××=××=×× prawo łączności mnożenia

caba)cb(a ×+×=+× prawo rozdzielności mnożenia

cba)ca()ba( ×+=+×+ prawo rozdzielności dodawania

abaa =×+ prawo absorpcji (reguła sklejania sumy)aa)ba( =×+ prawo absorpcji (reguła sklejania iloczynu)

0aa =×

1aa =+Korzystając z powyższego, można wykazać słuszność następujących twierdzeń:

aaa =+ ; aaa =× ; a0a =+ ; a1a =× ; 11a =+ ; 00a =× ; aa = ;

babba +=+× ; babba +=+× .Szczególne znaczenie przy przekształceniach (zwłaszcza minimalizacji) wyrażeń

boolowskich mają twierdzenia, zwane prawami de Morgana.cbacba ××=++ prawo de Morgana dla negacji sumy,cbacba ++=×× prawo de Morgana dla negacji iloczynu.

Oprócz podstawowych funkcji logicznych algebry Boole’a (sumy – OR, iloczynu– AND i negacji –NOT) w zastosowaniach praktycznych ogromne znaczenie mają:

· Funkcja Sheffera: babab|a ×=+= występująca pod nazwą NAND (tak jak

i jej funktor ≡ bramka). Określenie NAND jest złożeniem wyrazów Not –AND.

· Funkcja Pierce’a: bababa +=×=¯ występująca pod nazwą NOR (tak jaki jej funktor ≡ bramka). Określenie NOR jest złożeniem wyrazów Not – OR.

Zarówno zbiór funktorów NAND, jak i NOR pozwala samodzielnie zrealizowaćdowolną funkcję logiczną (system funkcjonalnie pełny).

6

· Suma modulo 2 (nierównoważność): babababa ×+×=º=Å występującapod nazwą XOR lub EXOR (tak jak i jej funktor ≡ bramka). OkreślenieEXOR jest złożeniem wyrazów EXclusive – OR, w skrócie XOR.

· Równoważność: bababa)ba(ba Å=×+×=º=Ä występująca pod

nazwą EXNOR (tak jak i jej funktor ≡ bramka). Określenie EXNOR jestzłożeniem wyrazów EXclusive – Not – OR.

W postaci układu scalonego produkowana jest również bramka złożona realizującafunkcję: dcbaY ×+×= , występująca pod nazwą AOI. Określenie AOI jest złożeniemwyrazów AND – OR – INVERT (Inwerter – podzespół elektroniczny wykonującyfunkcję logiczną negacji – NOT).

2.3. Klasyfikacja układów cyfrowych

Ze względu na sposób przetwarzania informacji rozróżnia się dwie główne klasyukładów logicznych:

· układy kombinacyjne – w których stan sygnałów wyjściowych zależy tylkood stanu sygnałów wejściowych (układy bez sprzężeń zwrotnych),

· układy sekwencyjne – w których stan sygnałów wyjściowych zależy nietylko od bieżących, lecz również od poprzednich wartości sygnałówwejściowych. Układy sekwencyjne mają właściwość pamiętania stanówlogicznych (zawierają komórki pamięci – przerzutniki).

Układy logiczne dzielą się również na: synchroniczne i asynchroniczne.Synchroniczne zmieniają stany wyjść, zgodnie ze zmianą taktu generatorasynchronizującego, asynchroniczne w czasie bieżącym (zależnym tylko od czasupropagacji sygnału przez układ – kilka, kilkanaście [ns]).

2.3.1. Układy kombinacyjne

Proste kombinacyjne układy cyfrowe nazywane bramkami (funktorami) realizująfunkcje logiczne jednej lub wielu zmiennych logicznych Y = f(a1, a2, a3,.....ak,.......an).Realizację praktyczną układu kombinacyjnego przeprowadza się po minimalizacji(przeważnie do postaci kanonicznej) funkcji boolowskiej. Minimalizacji możnadokonywać różnymi metodami: algebraiczną, funkcjonałów, tablic (siatek) Karnaugha,Quine’a – Mc Cluskeya itp. W technice układów scalonych oprócz podstawowychbramek logicznych (NAND, NOR, NOT, AND, OR, XOR, EXNOR, AOIi wzmacniaczy cyfrowych) realizowane są również układy specjalizowane:

7

· sumatory binarne (układy dodawania liczb binarnych),· komparatory cyfrowe (układy porównywania dwu liczb binarnych),· układy zamiany kodów, w tym:§ dekodery (układy zamieniające liczbę n – bitową na słowo w kodzie

jeden z n {1 z n}),§ kodery (układy zamieniające słowo w kodzie jeden z n {1 z n} nasłowo w innym kodzie),

§ transkodery (układy zamieniające słowo w jednym kodzie na słowow innym kodzie),

· multipleksery (układy o 2n wejściach i jednym wyjściu oraz n wejściachadresowych),

· demultipleksery (układy o jednym wejściu i 2n wyjściach oraz n wejściachadresowych),

· programowalne struktury logiczne (układy PAL i PLA). Oba układy mająmatryce o programowalnych połączeniach. Układ PLA (ang. ProgramableLogic Arrays) jest bardziej „elastyczny łączeniowo” od układów PAL (ang.Programable Array Logic) [3].

2.3.1.1. Podstawowe bramki logiczne

Bramka OR jest układem cyfrowym o dwu lub większej liczbie wejść i realizujefunkcje sumy logicznej zmiennych wejściowych. Symbole trójwejściowej bramki ORoraz tablice wartości funkcji (tablice prawdy) przedstawiono na rysunku 1.1. Symbolestosowane w Unii Europejskiej (UE) są usankcjonowane w Polsce normą PN - EN 60617-12.

Rys. 1.1. Symbole bramki (funktora) OR wraz z tablicą wartości funkcji

Bramka AND jest układem cyfrowym o dwu lub większej liczbie wejśći realizuje funkcje iloczynu logicznego zmiennych wejściowych. Symbole

c

cbaY ++=

cbaY ++=

c

cbaY ++=ba

>1a

a

b

bc

a b c YH H H HL H H HH L H HL L H HH H L HL H L HH L L HL L L L

Symbolstosowany

w USA

Symbolstosowany

w UE

Symbolstosowany

dawniej

8

trójwejściowej bramki AND oraz tablice wartości funkcji (tablice prawdy)przedstawiono na rysunku 1.2.

Rys. 1.2. Symbole bramki (funktora) AND wraz z tablicą wartości funkcji

Bramka NOT jest układem cyfrowym o jednym wejściu i realizuje funkcjenegacji zmiennej wejściowej. Symbole bramki NOT oraz tablice wartości funkcji(tablice prawdy) przedstawiono na rysunku 1.3.

Rys. 1.3. Symbole bramki (funktora) NOT wraz z tablicą wartości funkcji

Bramka NOR jest układem cyfrowym o dwu lub większej liczbie wejśći realizuje funkcje negacji sumy zmiennych wejściowych. Symbole trójwejściowejbramki NOR oraz tablice wartości funkcji (tablice prawdy) przedstawiono na rysunku1.4.

Rys. 1.4. Symbole bramki (funktora) NOR wraz z tablicą wartości funkcji

Bramka NAND jest układem cyfrowym o dwu lub większej liczbie wejśći realizuje funkcje negacji iloczynu zmiennych wejściowych. Symbole trójwejściowej

c

cbaY ××=

cbaY ××=

c

cbaY ××=ba

a

a

b

bc

a b c YH H H HL H H LH L H LL L H LH H L LL H L LH L L LL L L L

&

Symbolstosowany

w USA

Symbolstosowany

w UE

Symbolstosowany

dawniej

aY =

aY =

aY =a

a

a YL HH L

a 1

Symbolstosowany

w USA

Symbolstosowany

w UE

Symbolstosowany

dawniej

cbaY ++=

cbaY ++=

cbaY ++= a b c YH H H LL H H LH L H LL L H LH H L LL H L LH L L LL L L H

c

c

ba

>1a

a

b

bc

Symbolstosowany

w USA

Symbolstosowany

w UE

Symbolstosowany

dawniej

9

bramki NAND oraz tablice wartości funkcji (tablice prawdy) przedstawiono narysunku 1.5.

Rys. 1.5. Symbole bramki (funktora) NAND wraz z tablicą wartości funkcji

Bramka XOR jest układem cyfrowym o dwu wejściach i realizuje funkcje

nierównoważności ( babaY ×+×= ) zmiennych wejściowych. Symboledwuwejściowej bramki XOR oraz tablice wartości funkcji (tablice prawdy)przedstawiono na rysunku 1.6.

Rys. 1.6. Symbole bramki (funktora) XOR wraz z tablicą wartości funkcji

Bramka EXNOR jest układem cyfrowym o dwu wejściach i realizuje funkcjerównoważności ( babaY ×+×= ) zmiennych wejściowych. Symbole dwuwejściowejbramki EXNOR oraz tablice wartości funkcji (tablice prawdy) przedstawiono narysunku 1.7.

Rys. 1.7. Symbole bramki (funktora) EXNOR wraz z tablicą wartości funkcji

c

cbaY ××=

cbaY ××=

c

cbaY ××=ba

a

a

b

bc

a b c YH H H LL H H HH L H HL L H HH H L HL H L HH L L HL L L H

&

Symbolstosowany

w USA

Symbolstosowany

w UE

Symbolstosowany

dawniej

abbaY ×+×=

abbaY ×+×=

abbaY ×+×=ba

=1a

a

b

b

a b YH H LL H HH L HL L L

e

Symbolstosowany

w USA

Symbolstosowany

w UE

Symbolstosowany

dawniej

babaY ×+×=

babaY ×+×=

babaY ×+×=ba

=1a

a

b

b

a b YH H HL H LH L LL L H

Symbolstosowany

w USA

Symbolstosowany

w UE

Symbolstosowany

dawnieje

10

Wyjście (Y) bramki XOR jest w stanie wysokim (H), jeżeli stany wejść (a, b) sąróżne. Dla bramki EXNOR natomiast jest odwrotnie: wyjście (Y) jest w staniewysokim (H), jeżeli stany wejść (a, b) są takie same. Omawiane bramki mają dużeznaczenie praktyczne w układach konwersji kodów, korekcji błędów itp.

2.3.2. Układy sekwencyjne

Układy sekwencyjne, mające własność pamiętania stanów logicznych, muszązawierać elementy pamięci. Rolę elementu pamiętającego jeden bit informacji spełniaprzerzutnik bistabilny. Jednocześnie sam przerzutnik jest najprostszym układemsekwencyjnym. Najprostsze przerzutniki zarówno asynchroniczne RS, jaki synchroniczne RS-T budowane są z bramek logicznych NAND lub NOR.Praktycznie jednak wykorzystuje się przede wszystkim przerzutniki synchronicznew postaci układów scalonych. W technice układów scalonych wytwarzane sąprzerzutniki wyzwalane poziomem, wyzwalane zboczem i dwutaktowe typu MS(Master – Slave). Oprócz podstawowych układów przerzutników scalonych typu: RS,RS-T, JK, D, T, JK-MS, D-MS realizowane są również scalone sekwencyjne układyfunkcjonalne:

· rejestry (równoległe, szeregowe, równoległo-szeregowe, szeregowo-równoległe),

· liczniki (jednokierunkowe, rewersyjne, pierścieniowe),· dzielniki częstotliwości impulsów (modulo n),· pamięci typu RAM.

2.3.2.1. Podstawowe typy przerzutników

Przerzutnik RS asynchroniczny jest najprostszym układem z pamięcią i możnago zbudować z dwóch bramek NOR. Przerzutnik ma dwa wejścia: kasujące R (ang.Reset) oznaczane również CLR (ang. CLeaR) i ustawiające (wpisujące) S (ang. Set)

oznaczane również PR (ang. PReset) oraz dwa wyjścia: proste Q i zanegowane Q .

Sygnały R i S nie mogą być jednocześnie w stanie wysokim H z powodu

niejednoznaczności stanu wyjść Q i Q . Opis działania przerzutnika podawany jest

w postaci tablic działania nazywanych również tablicami przejść, stanów lub prawdy[3]. W tablicach działania oprócz kolumn stanów wejść (np. R i S) występują równieżkolumny stanów wyjść QN i QN+1. W kolumnie QN wpisane są stany wyjścia Qprzerzutnika przed wystąpieniem zmiany sygnałów wejściowych dla przerzutnikaasynchronicznego lub sygnału taktującego dla przerzutnika synchronicznego.

11

W kolumnie QN+1 wpisane są stany wyjścia Q po zmianie sygnałów wejśćasynchronicznych lub wejścia taktującego. Układ asynchronicznego przerzutnika RSwraz z symbolem i tablicą działania przedstawiono na rysunku 1.8.

Rys. 1.8. Asynchroniczny przerzutnik RS i jego tablica działania

Przerzutnik RS synchroniczny oznaczany czasem jako RS-T można zbudowaćz bramek NAND. W porównaniu do poprzednika ma dodatkowe wejście T, zwanewejściem synchronizującym lub zegarowym (oznaczane również C, CK, CL, CP lubCLK). Sposób działania przerzutnika RS-T jest identyczny jak przerzutnika RS, jeżeliwejście zegarowe T znajduje się w stanie aktywnym (T = 1). Dla stanu T = 0 sygnały

wyjściowe Q i Q nie ulegają zmianie bez względu na stan wejść informacyjnych

R i S. Układ synchronicznego przerzutnika RS-T wraz z symbolem graficznymprzerzutnika (wykonanego w technologii scalonej) przedstawiono na rysunku 1.9.

Rys. 1.9. Synchroniczny przerzutnik RS-T i jego tablica działania

Przerzutnik JK jest rozwinięciem przerzutnika RS-T i może być budowanyz bramek NAND (rysunek 2.0.) przeważnie jednak występuje jako układ scalony.Wejście K odpowiada wejściu R, a wejście J wejściu S. W odróżnieniu odprzerzutnika RS-T sygnały na wejściach K i J mogą być jednocześnie w stanie

wysokim. Jeżeli K = 1 i J = 1, to po przejściu impulsu taktującego stan wyjść Q i Q

S

R Q

Q

R S QN QN+1 Stan QN+1L L L L poprzedniL L H H poprzedniL H L H wysokiL H H H wysokiH L L L niskiH L H L niskiH H L ?(0,0) zabronionyH H H ?(0,0) zabroniony

S

R Q

Q

>1

>1

S

R

T

Q

Q

SCR

Q

Q

R S QN QN+1 Stan QN+1L L L L poprzedniL L H H poprzedniL H L H wysokiL H H H wysokiH L L L niskiH L H L niskiH H L ?(1,1) zabronionyH H H ?(1,1) zabroniony

&

&

&

&

12

zmieni się na przeciwny. Przerzutniki JK są przeważnie układami dwutaktowymiokreślanymi mianem MS (Master – Slave), to znaczy że zbocze narastające sygnałuzegarowego (taktującego) wpisuje informację z wejść J i K do wewnątrz układu(przerzutnik master), a zbocze opadające wystawia odpowiedź (przerzutnik slave) na

wyjścia Q i Q . Scalone przerzutniki synchroniczne JK-MS posiadają również tzw.

wejścia przygotowujące (programujące) R i S ustawiające nadrzędnie stan wyjść Q

i Q przerzutnika slave (wejścia R i S działają tak jak zanegowane wejścia R, Sprzerzutnika asynchronicznego). Funkcja logiczna przerzutnika JK ma postać:

NNNN1N QKQJQ ×+×=+ .

Rys. 2.0. Synchroniczny przerzutnik JK-MS i jego symbol

Tablice działania przerzutnika JK-MS przedstawiono na rysunku 2.1.

Rys. 2.1. Tablica działania synchronicznego przerzutnika JK-MS

Przerzutnik typu D może być budowany z bramek logicznych, przeważniejednak występuje jako układ scalony i jest odmianą przerzutnika JK-MS. Przerzutnikitypu D służą głównie do budowy różnych typów rejestrów i pamięci. Realizację

J K QN QN+1 Stan QN+1

L L L L poprzedniL L H H poprzedniH L L H wysokiH L H H wysokiL H L L niskiL H H L niskiH H L H zanegowanyH H H L zanegowany

„master” „slave”

Q

Q

J

K

T

S

R

S

C

R

Q

Q

J

K

&

&

& & &

&

& & & &

&

13

przerzutnika D z przerzutnika JK-MS oraz tabelę jego działania przedstawiono narysunku 2.2.

Rys. 2.2. Realizacja przerzutnika typu D i jego tablica działania

Przerzutnik typu T występuje jako układ scalony i jest odmianą przerzutnikaJK - MS. Przerzutniki typu T służą głównie do budowy dzielników częstotliwościimpulsów i liczników pamięci. Konwersję przerzutnika JK-MS w przerzutnik D oraztabelę jego działania przedstawiono na rysunku 2.3.

Rys. 2.3. Realizacja przerzutnika typu T i jego tablica działania

Symbole graficzne przerzutników (oraz bardziej złożonych układów logicznych)uwzględniają sposób oddziaływania sygnałów wejściowych (zwłaszcza zegarowego)na stan wyjść układu. Oznaczenia sposobów wyzwalania (synchronizacji)przerzutników przedstawiono na rysunku 2.4.

Rys. 2.4. Oznaczenia graficzne wejść przerzutników (na przykładzie wejścia C)

Ze scalonych przerzutników synchronicznych można tworzyć przerzutnikiasynchroniczne ustawiając wysoki stan wejścia zegarowego lub w przypadkuprzerzutnika typu T wysoki stan wejść informacyjnych.

CQ

QC

Q

QC

Q

QC

Q

QC

Q

Q

Oddziaływaniepoziomem.

Aktywny stan 1

Oddziaływaniepoziomem.

Aktywny stan 0

Oddziaływaniezboczem

narastającym

Oddziaływaniezboczem

opadającym

S

C

R

Q

Q

J

K

S

C

R

Q

Q

Tº

J=T K QN QN+1 Stan QN+1

L L L L poprzedniL L H H poprzedniH H L H zanegowanyH H H L zanegowany

S

C

R

Q

Q

J

K

S

C

R

Q

Q

Dº

J=D K QN QN+1 Stan QN+1H L L H wysokiH L H H wysokiL H L L niskiL H H L niski

1

14

2.3.2.2. Podstawowe zastosowania przerzutników. Liczniki

Licznik – to układ sekwencyjny, w którym istnieje jednoznaczneprzyporządkowanie liczbie wprowadzonych impulsów stanu zmiennych wyjściowych.Ogólnie licznik zawiera pewną liczbę N przerzutników odpowiednio ze sobąpołączonych. Liczba przerzutników określa maksymalną możliwą pojemność licznikarówną 2N. Każdy licznik charakteryzuje się określoną pojemnością S, czyli liczbąrozróżnianych stanów logicznych. Po zapełnieniu licznik kończy cykl pracy

i przeważnie wraca do stanu początkowego. Jeśli licznik ma S ( N2S£ )wyróżnialnych stanów, to określa się go jako licznik modulo S (np. licznik modulo 10jest licznikiem dziesiętnym, tzw. dekadą liczącą). Stan wyjść licznika odpowiadaliczbie zliczanych impulsów, wyrażanej w określonym kodzie. Licznik zliczającyimpulsy w naturalnym kodzie dwójkowym jest nazywany licznikiem binarnym(dwójkowym). Liczniki modulo 10 liczą przeważnie w kodzie dwójkowo –dziesiętnym BCD (ang. Binary Coded Decimal). Oprócz wejścia impulsów zliczanych,licznik ma przeważnie również wejście zerujące stan licznika i może mieć takżewejścia ustawiające stan początkowy. Schemat licznika binarnego (modulo16)utworzonego z przerzutników JK przedstawiono na rysunku 2.5.

Rys. 2.5. Asynchroniczny licznik binarny

2.3.2.3. Podstawowe zastosowania przerzutników. Rejestry

Rejestr – to układ sekwencyjny zbudowany z przerzutników, służący doprzechowywania informacji zapisanej w postaci cyfrowej. Informacja w wybranychchwilach czasu przepisywana jest z wejścia na wyjście rejestru. W zależności odsposobu wprowadzania i wyprowadzania informacji rozróżniamy następujące typyrejestrów:

S

C

R

Q

Q

J

K

S

C

R

Q

Q

J

K

S

C

R

Q

Q

J

K

S

C

R

Q

Q

J

K

impulsyzliczane

zerowanie

QA QB QC QD„1”

przeniesienie

liczba zliczonych impulsów – w kodzie dwójkowym

15

· równoległe (buforowe) PIPO (ang. Paralel In Paralel Out) – zapis i odczytodbywa się w sposób równoległy,

· szeregowe (przesuwające) SISO (ang. Serial In Serial Out) – zapis i odczytodbywa się w sposób szeregowy,

· szeregowo – równoległe SIPO (ang. Serial In Paralel Out) – zapisszeregowy, a odczyt równoległy,

· równoległo – szeregowe PISO (ang. Paralel In Serial Out) – zapisrównoległy, a odczyt szeregowy.

Schemat rejestru równoległego przedstawiono na rysunku 2.6., a rejestruszeregowego na rysunku 2.7. Oba rejestry utworzono z przerzutników typu Di przedstawiono dla słowa czterobitowego.

Rys. 2.6. Czterobitowy rejestr równoległy (buforowy)

Rys. 2.7. Czterobitowy rejestr szeregowy (przesuwający)

S

C

R

Q

Q

D S

C

R

Q

Q

D S

C

R

Q

Q

D S

C

R

Q

Q

D

zerowanie

QA QB QC QD

wyjście równoległe

wpis

A B C D

wejście równoległe

S

C

R

Q

Q

D S

C

R

Q

Q

D S

C

R

Q

Q

D S

C

R

Q

Q

D

zerowanie

wyjście szeregowe

wpis

wejście szeregoweHHLH

1234

H L H H

16

3. Badania i pomiary

3.1. Opis stanowiska pomiarowego

Do badań kombinacyjnych i sekwencyjnych elementów układów cyfrowychwykorzystujemy cztery cyfrowo – analogowe trenażery typu ETS – 7000. Widokjednego stanowiska do badań elementów cyfrowych przedstawiono na rysunku 2.8.

Rys. 2.8. Trenażer analogowo-cyfrowy typu ETS – 7000

Pojedynczy trenażer wyposażony jest w uniwersalną wymienną płytę montażową{16} i zawiera:

· zasilacz prądu stałego z możliwością oddzielnej regulacji napięć ujemnychpotencjometrem {2} i dodatnich potencjometrem {3}. Dla napięć ujemnychw zakresach: – 5 V ÷ 0 V (300 mA); lub – 15 V ÷ 0 V (500 mA); oraz dlanapięć dodatnich 0 V ÷ + 5 V (1 A) lub 0 V ÷ + 15 V (500 mA),

· generator funkcyjny z przełącznikiem rodzaju funkcji {8}, umożliwiającypodanie na wyjście przebiegu o regulowanej {7} wartości amplitudy. Dlaprzebiegu sinusoidalnego w zakresie 0 ÷ 8 V, dla przebiegu trójkątnego0 ÷ 6 V, dla przebiegu prostokątnego 0 ÷ 8 V. Dla przebiegu nazwanego

1

3

2

164

5

9

7

8

18

17

15

13

14

12

11

10

6

17

TTL MODE wartość amplitudy jest stała i wynosi 5 V. Generator ma pięćustawianych przełącznikiem {9} podzakresów częstotliwości:1 Hz ÷ 10 Hz; 10 Hz ÷ 100 Hz; 100 Hz ÷ 1 kHz; 1 kHz ÷ 10 kHz; oraz10 kHz ÷ 100 kHz z możliwością płynnej regulacji {6} częstotliwościw podzakresach,

· dwa wyświetlacze siedmiosegmentowe LED – {15},· osiem diod świecących w kolorze czerwonym – {17},· dwa klucze impulsowe – {10},· głośnik o mocy 0,25 mW i impedancji 8 Ω – {12}.

Ponadto, na płycie czołowej znajdują się:· wyłącznik zasilania – {1},· potencjometr 100 kΩ o charakterystyce logarytmicznej typu B – {4},· potencjometr 1 kΩ o charakterystyce logarytmicznej typu B – {5},· osiem przełączników dwupołożeniowych – „klucze danych” – {14},· dwa wyjścia na gniazda BNC – {13},· dwa wyjścia na gniazda radiowe – {11},· wyjściowe złącze uniwersalne – {18}.

3.2. Badania elementów układów cyfrowych. Uwagi ogólne

Badania elementów układów cyfrowych przeprowadza się na stanowiskuopisanym w poprzednim punkcie (p. 3.1.). Układy scalone zawierające badaneelementy umieszcza się w płycie montażowej {16}. Do układów doprowadza sięzasilanie, zgodnie z danymi producenta (numer końcówki, wartość napięcia,polaryzacja itp.). Katalogi układów scalonych dostępne są u prowadzącego zajęcia.Następnie zestawia się układ pomiarowy, zgodnie z wyznaczonym schematemmontażowym. Stany wejściowe stałonapięciowe zadaje się przełącznikami {14}, stanywyjściowe zmienne (np. taktujące) kluczami impulsowymi {10} lub z wyjścia TTLMODE generatora funkcyjnego. W celu detekcji stanów sygnałów wyjściowych dowyjść układu podłącza się w zależności od potrzeb: diody świecące {17),wyświetlacze siedmiosegmentowe {15}, głośnik {12} albo poprzez wyjścia {13} lub{11} detektor zewnętrzny (np. oscyloskop lub woltomierz cyfrowy). W razie potrzebymożna również dokonać wizualizacji stanów wejściowych układu na diodachświecących LED {17}.

18

3.3. Wyznaczenie wartości funkcji wyjściowych bramek logicznych

3.3.1. Przebieg ćwiczenia

1. Zaznajomić się z danymi katalogowymi układów scalonych UCY7400N,UCY7402N, UCY7486N, UCY7410N, UCY7451N lub ich zamiennikami.

2. Sporządzić schematy montażowe wybranych elementów (dla jednej bramki)w celu wyznaczenia wartości funkcji wyjścia (tablicy prawdy).

3. Kolejno zamodelować układy na stanowisku ETS – 7000.4. Wypełnić tablice prawdy zgodnie z przedstawioną tabelą 1.1.

Tabela 1.1

Stany wejść Stany wyjśćUCY7400 UCY7402 UCY7486 UCY7410 UCY7451Lp. d c b a Y1 Y2 Y3 Y4 Y5

1. 0 0 0 02. 0 0 0 13. 0 0 1 04. 0 0 1 15. 0 1 0 0 Xxxx Xxxx Xxxx6. 0 1 0 1 Xxxx Xxxx Xxxx7. 0 1 1 0 Xxxx Xxxx Xxxx8. 0 1 1 1 Xxxx Xxxx Xxxx9. 1 0 0 0 Xxxx Xxxx Xxxx xxxX10. 1 0 0 1 Xxxx Xxxx Xxxx Xxxx11. 1 0 1 0 Xxxx Xxxx Xxxx Xxxx12. 1 0 1 1 Xxxx Xxxx Xxxx Xxxx13. 1 1 0 0 Xxxx Xxxx Xxxx Xxxx14. 1 1 0 1 Xxxx Xxxx Xxxx Xxxx15. 1 1 1 0 Xxxx Xxxx Xxxx Xxxx16. 1 1 1 1 Xxxx Xxxx Xxxx Xxxx

5. Narysować realizację funkcji cbaY +×= na bramkach NOR lub NAND(wyboru dokona prowadzący), zamodelować układ na trenażerze i sprawdzićpraktycznie działanie układu (tablice prawdy).

3.4. Wyznaczenie wartości funkcji działania przerzutników

3.4.1. Przebieg ćwiczenia

1. Zaznajomić się z danymi katalogowymi układów scalonych UCY74107N,UCY7493N, UCY7474N, UCY7475N, UCY7490N lub ich zamiennikami.

19

2. Sporządzić schematy montażowe jednego przerzutnika JK-MS (UCY74107)oraz jednego przerzutnika typu D (UCY7474) w celu wyznaczenia wartościich funkcji działania (tablicy prawdy).

3. Kolejno zamodelować układy na stanowisku ETS – 7000.4. Wypełnić tablice działania przerzutników zgodnie z tabelą 1.2. Stan wyjścia

przerzutnika określa się po przejściu impulsu taktującego podanego z kluczaimpulsowego {10}. Stan początkowy na wyjściu Q przerzutnika ustawiamy

korzystając z wejścia asynchronicznego R .Tabela 1.2

Przerzutnik JK-MS (UCY74107) Przerzutnik D(UCY7474)

Lp.J K QN QN+1 D QN QN+1

1. 0 0 0 0 02. 0 1 0 1 03. 1 0 0 0 14. 1 1 0 1 15. 0 0 1 Xxxx Xxxx xxxX6. 0 1 1 Xxxx Xxxx Xxxx7. 1 0 1 Xxxx Xxxx Xxxx8. 1 1 1 Xxxx xxxX Xxxx

3.5. Wyznaczenie stanów wyjść liczników

3.5.1. Licznik modulo 2. Przebieg ćwiczenia

1. Na podstawie schematu przedstawionego na rysunku 2.9., wykorzystującukład scalony UCY74107, zbudować licznik modulo 2 (przerzutnik typu T).

2. Układ zamodelować na stanowisku ETS – 7000.3. Wyznaczyć wartości stanów wyjściowych. Stany wyjścia zapisać w tabeli 1.3.

Tabela 1.3

Rys. 2.9. Licznik modulo 2

5Vwy

we C

R

Q

Q

J

K

Licznik modulo 2(UCY74107)Lp.

we QN QN+11. 0 02. 1 03. 0 14. 1 1

20

3.5.2. Licznik modulo 4. Przebieg ćwiczenia

1. Na podstawie schematu przedstawionego na rysunku 3.0., wykorzystującukład scalony UCY74107, zbudować licznik modulo 4.

2. Układ zamodelować na stanowisku ETS – 7000.3. Wyznaczyć wartości stanów wyjściowych. Stany wyjścia zapisać w tabeli 1.4.

Tabela 1.4

Rys. 3.0. Licznik modulo 4

4. Wykorzystując licznik modulo 4, głośnik {12} i generator zamodeluj układprzedstawiony na rysunku 3.1.

Rys. 3.1. Układ licznika modulo 4 z generatorem i głośnikiem

5. Przełączaj głośnik między punktami A, B, C. Określ różnice w działaniugłośnika. Wnioski wynikające z włączenia licznika modulo 2 (punkt B) orazmodulo 4 (punkt C) zanotuj.

3.5.3. Licznik modulo 16. Przebieg ćwiczenia

1. Wykorzystując układ scalony UCY7493, zrealizować licznik modulo 16.2. Układ zamodelować na stanowisku ETS – 7000, zgodnie ze schematem

podanym na rysunku 3.2. Na wejście podać sygnał z generatora (TTL MODE)

Licznik modulo 4(UCY74107)Lp.

we wy1 wy21. 02. 13. 04. 15. 06. 17. 08. 1

5V

we C

R

Q

Q

J

K

wy2

C

R

Q

Q

J

K

wy1

5VC

R

Q

Q

J

K

C

C

R

Q

Q

J

K

BA

Generator1kHz

21

o jak najmniejszej częstotliwości (umożliwi to obserwacje zmian stanówlicznika) lub z klucza impulsowego {10} (taktowanie ręczne). Wyjścia A, B,C, D podłączyć do wyświetlacza siedmiosegmentowego {15} i równolegle doczterech diod świecących {17}.

Rys. 3.2. Układ połączeń scalonego licznika modulo 16

Sygnał wyjściowy ma cztery bity A, B, C, D, z których A jest bitemnajmłodszym LSB (ang. Least Significant Bit), D najstarszym MSB (ang.Most Significant Bit).Licznik modulo 16 można również wykonać korzystając z innych układówscalonych, na przykład dwóch przerzutników UCY74107N lub UCY7476N.

3. Wyznaczyć wartości stanów wyjściowych dla co najmniej szesnastu taktów.Stany wyjścia zapisać w tabeli 1.5.

Tabela 1.5

Stan wyjść Stan wyjśćNumertaktu D C B A

Liczbadziesiętna

Numertaktu D C B A

Liczbadziesiętna

0 0 0 0 0 0 91 102 113 124 135 146 157 168 17

1314 12 11 10 9 8

21 3 4 5 6 7

Masa

UCC

C

R R R R

C C CQ Q Q Q

UCY7493N

B CAAWE NC

NC NCNCBWE R0(1) R0(2)

wejście

ABC

D

D

+5V

LSBMSB

&

22

3.5.4. Licznik modulo 10. Przebieg ćwiczenia

1. Wykorzystując układ scalony UCY7493 zrealizować licznik modulo 10.2. Układ zamodelować na stanowisku ETS – 7000, zgodnie ze schematem

podanym na rysunku 3.3. Na wejście podać sygnał z generatora (TTL MODE)o jak najmniejszej częstotliwości (umożliwi to obserwacje zmian stanówlicznika) lub z klucza impulsowego {10} (taktowanie ręczne). Wyjścia A, B,C, D podłączyć do wyświetlacza siedmiosegmentowego {15} i równolegle doczterech diod świecących {17}.

Rys. 3.3. Układ połączeń scalonego licznika modulo 10

Licznik modulo 10 można również wykonać korzystając z innych układówscalonych, na przykład dwóch przerzutników UCY74107N lub UCY7476Noraz bramki UCY7400N.

3. Wyznaczyć wartości stanów wyjściowych dla co najmniej jedenastu taktów.Stany wyjścia zapisać w tabeli 1.6.

Tabela 1.6

Stan wyjść Stan wyjśćNumertaktu D C B A

Liczbadziesiętna

Numertaktu D C B A

Liczbadziesiętna

0 0 0 0 0 0 71 82 93 104 115 126 13

1314 12 11 10 9 8

21 3 4 5 6 7

Masa

UCC

C

R R R R

C C CQ Q Q Q

UCY7493N

B CAAWE NC

NC NCNCBWE R0(1) R0(2)

wejście

ABC

D

D

+5V

LSBMSB

&

23

3.6. Wyznaczenie stanów wyjść rejestrów

3.6.1. Rejestr szeregowo-równoległy. Przebieg ćwiczenia

1. Wykorzystując układ scalony UCY7475N (poczwórny przerzutnik typu D),zrealizować rejestr szeregowo-równoległy.

2. Układ zamodelować na stanowisku ETS – 7000, zgodnie ze schematempodanym na rysunku 3.4. Na wejście informacyjne podać sygnałz przełącznika dwupołożeniowego {15}. Na wejście zegarowe podać sygnałz klucza impulsowego {10} (taktowanie ręczne). Wyjścia A, B, C, Dpodłączyć do wyświetlacza siedmiosegmentowego {15} i równolegle doczterech diod świecących {17}. Rejestr można również wykonać korzystającz dwóch przerzutników typu D – UCY7474N albo z dwóch przerzutników JK– UCY74107N i bramek negacji UCY7404N lub bramek NAND –UCY7400N.

Rys. 3.4. Układ połączeń scalonego rejestru szeregowo równoległego

3. Wyznaczyć wartości stanów wyjściowych dla trzech serii po cztery takty,zmieniając dla każdej serii czterobitowe słowo wejściowe. Rejestr należywyzerować przed każdą serią, wpisując czterema taktami stan 0 0 0 0. Stanywyjścia zapisać w tabeli 1.7.

1516 14 13 12 11 10

31 4 5 6 7 8

Masa

UCC

C D C C C

Q

DQ

Q3 Q4C1,2Q1 Q2

D4 Q4C3,4Q1 D1 D2

Wejścieszeregowe

DB C

Q3

A

+5V

LSB MSB

9

2

Q

D

QQ

DQ

QQ QQ

D3

Q2

Wejścietaktujące

Wyjścia równoległe

24

Tabela 1.7

Słowo wejściowe Stan wyjść

D C B ALiczba

dziesiętnaNumertaktu D C B A

Liczbadziesiętna

123412341234

4. Opracowanie wyników pomiarów

1. Odnośnie do punktu 3.3.1. Na podstawie tablic prawdy wyznaczyć analitycznąpostać funkcji wyjściowych badanych bramek logicznych.

2. Odnośnie do punktu 3.4.1. Na podstawie tablic działania wyznaczyćanalityczną postać funkcji wyjściowych przerzutnika JK i przerzutnika typu D.

3. Dla licznika modulo16, modulo 10 i rejestru szeregowo-równoległego wyraźwartości słów binarnych w systemie dziesiętnym.

5. Sprawozdanie

Sprawozdanie powinno zawierać:1. Stronę tytułową (nazwa ćwiczenia, numer sekcji, nazwiska i imionaćwiczących oraz datę wykonania ćwiczenia).

2. Dane katalogowe badanych układów cyfrowych.3. Schematy układów montażowych.4. Tabele wyników badań.5. Opracowania wyników zgodnie z punktem 4.6. Uwagi i wnioski dotyczące wyników wykonanych badań.