28nm で挑むイノベーション

2010年12月2日

ザイリンクス株式会社

マーケティング本部 マーケティングマネージャ

橘 幸彦

アジェンダ

プログラマビリティの必然

Virtex-6とSpartan-6

28nm FPGA 7 シリーズ

エクステンシブルプロセッシングプラットフォーム

開発ツール ISE Design Suite 12 が実装する最新機能

市場の変化が牽引するプログラマビリティの必然

インフラのアップグレード

新興マーケット最新アプリケーション

ASIC/ASSPにおける開発コストの高騰と増す複雑性デザイン スタートの減少

Source: IBSSource: IBS# Design Starts over 5 yr. Period after Introduction

開発コストの高騰

合計スタート数の減少

ノード別スタート数の減少

FPGAがカバーできる技術項目の拡充

プロセスノードの微細化につれてFPGAがカバーできる技術領域が拡充

FPGA プロセス ノード

技術項目 90nm 65nm 40nm 28nm

アナログ

プロセッサ

システム消費電力

メモリ

トータルコスト

ゲート数

クロック周波数

I/Fプロトコル

DSP 機能

ピンカウント

Source: iSuppli Design Content Database 2009, Xilinx Internal Estimates

押寄せる“プログラマビリティの必然”の波

新たに生まれるアプリケーションやマーケットへの迅速な適応

増加し続けるバンド幅の広帯域化

ASSPの選択肢の縮小／ASICを選択するリスク

ノードごとに改善されるFPGAの価格、性能、消費電力

Virtex-6とSpartan-6

ザイリンクス最新FPGAラインナップ

業界最高レベルの価値を提供する革新的なプログラマブルシリコン

ファミリ プロセス FPGAプラットフォーム ターゲット トランシーバ

Virtex-6 40nmVirtex-6 LXT

高性能なロジック、DSP、低消費電力の GTX 6.5Gbps シリ

アル トランシーバを必要とするアプリケーション向けに最適化

されたプラットフォーム

6.5Gbps

Virtex-6 SXT

超高性能 DSP と低消費電力の GTX 6.5 Gbps シリアル トラ

ンシーバを必要とするアプリケーション向けに最適化されたプ

ラットフォーム

6.5Gbps

Virtex-6 HXT

最高 11.2 Gbps までサポートする 64 GTH による最高速の

シリアル接続を必要とする通信用アプリケーションに最適化さ

れたプラットフォーム

11.2Gbps

Spartan-6 45nm

Spartan-6 LX

低コスト性が絶対的に要求されるアプリケーション用に最適化

されたプラットフォーム。このデバイスは、最高 15 万のロジッ

ク集積度、4.8 M ビットのメモリ、ハードコア メモリ コントロー

ラを搭載し、DSP ブロックのような使いやすく高性能なシステ

ム IP の利用が可能

N/A

Spartan-6 LXT

LX プラットフォームを拡張して最大 8 個の 3.125 Gbps

GTP トランシーバと PCI Express 対応コアを搭載したプラット

フォーム。実績のある Virtexテクノロジをベースに開発され、

業界で最も低いリスクと低コストのシリアル コネクティビティ ソ

リューションを提供する。

3.125Gbps

市場サイズ

数百以上

Spartan-6 LX

低コスト／ロジック+

高速シリアル／インターフェイス

Spartan-6 LXT

高デンシティロジック+

シリアルコネクティビティ

Virtex-6 LXT

DSP + ロジック+ シリアルコネクティビティ

Virtex-6 SXT

超高速シリアルコネクティビティ+

ロジック

Virtex-6 HXT

低コストロジック + DSP

ロジック

BRAM

DSP

パラレル I/O

シリアル I/O

コンスーマなど大量生産製品に最適

高性能かつ高集積な製品に最適

従来のFPGAの適用領域どちらのサポートも十分でない領域

AS

IC /

AS

SP

の適用領域

多様なニーズに対応するラインナップ

Virtex-6, Spartan-6

効率的かつ簡単に使えるハードIPブロック

ソフトIPよりも効率的– より高性能– より低消費電力– 小さなサイズ / 低コスト

共通性の高い機能を提供– PCI Express、シリアル トランシーバ、DSP、SelectIO、BRAM、PLL, AES （共通）

– メモリ コントローラ (S6)

– システムモニタ、FIFO コントローラトライモード イーサネットMAC

(V6)

フレキシビリティも提供– パラメータ カスタマイズも可能

保証されたパフォーマンス– 低リスク、かつ、短い設計時間

*Virtex-6 Only†Spartan-6 Only

DSP BlocksDSP BlocksLow-Power

Serial

Transceivers

Low-Power

Serial

Transceivers

SelectIO with

ChipSync

Technology

SelectIO with

ChipSync

TechnologyBlockRAMBlockRAM

10/100/1000 Mbps

Ethernet

MAC Blocks*

10/100/1000 Mbps

Ethernet

MAC Blocks*

Hard

Memory

Controller†

Hard

Memory

Controller†

Clock

Management

DCM† and PLL

Clock

Management

DCM† and PLL

PCI-Express

Hard Blocks

PCI-Express

Hard Blocks

AES EncryptionAES Encryption

DSP BlocksDSP BlocksDSP BlocksDSP BlocksLow-Power

Serial

Transceivers

Low-Power

Serial

Transceivers

Low-Power

Serial

Transceivers

Low-Power

Serial

Transceivers

SelectIO with

ChipSync

Technology

SelectIO with

ChipSync

Technology

SelectIO with

ChipSync

Technology

SelectIO with

ChipSync

TechnologyBlockRAMBlockRAMBlockRAMBlockRAM

10/100/1000 Mbps

Ethernet

MAC Blocks*

10/100/1000 Mbps

Ethernet

MAC Blocks*

10/100/1000 Mbps

Ethernet

MAC Blocks*

10/100/1000 Mbps

Ethernet

MAC Blocks*

Hard

Memory

Controller†

Hard

Memory

Controller†

Hard

Memory

Controller†

Hard

Memory

Controller†

Clock

Management

DCM† and PLL

Clock

Management

DCM† and PLL

Clock

Management

DCM† and PLL

Clock

Management

DCM† and PLL

PCI-Express

Hard Blocks

PCI-Express

Hard BlocksPCI-Express

Hard Blocks

PCI-Express

Hard Blocks

AES EncryptionAES EncryptionAES EncryptionAES Encryption

28nm FPGA 7 シリーズ

Artix-7, Kintex-7, Virtex-7

統一アーキテクチャで構築された 3 つの新ファミリ

業界最高の価格性能比

Virtex-6 との比較

同等の性能

コストを 50%削減

消費電力を 50% 削減

業界最高のシステム性能とロジック容量

Virtex-6 との比較

2.5倍の規模

最高 200 万のロジックセル

1.9Tbps のシリアル帯域幅

最高 28Gbps のラインレート

EasyPath によるコスト削減

最も低消費電力かつ低コスト

Spartan-6 との比較

性能を 30%向上

コストを 35%削減

消費電力を 50%削減

フットプリントを 50%縮小

LTE向けのベースバンド

および2 X 2 RRH

LTE 向けのベースバンドおよび 8 X 8 RRH

•

最も低消費電力かつ低コスト

業界最高の価格性能比

業界最高のシステム性能とロジック容量

7 シリーズの統一アーキテクチャとデザインの移植性によりアプリケーションのスケールを容易に変更

ローエンドハンドヘルド

小型超音波

検査装置ハイエンドカート

•LTE 向けのベースバンドおよび 2 X 2 RRH

LTE エンタープライズフェムトセル

あらゆる角度から電力効率にフォーカス

Design GreenDesign Green by XilinxDesign GreenDesign Green by Xilinxザイリンクスによるエコデザイン

不使用 BRAM の消費電力を節約

BRAM

高性能、低消費電力プロセス トランジスタ選択の最適化

Config

Memory

VCCAUX

2.5Vから 1.8Vへ引き下げ

スタティック消費電力の低減

Out

InPad

-

+

VCCOIOデザインとユーザー

省電力モード

I/O 消費電力の低減

ファイングレインクロックおよびロジック

ゲーティング*

低消費電力デバイス*

-1 LXilinx 7 seriesFPGAs

Before After

第5世代のパーシャル

リコンフィギュレーション*

さらなる低電力化

プロセスの縮小

ダイナミック消費電力の低減

ハードブロックの最適化

低消費電力の成果 : 集積度と性能

28nm

正規化総消費電力

28nm

0%

10%

20%

30%

40%

50%

60%

70%

80%

90%

100%

40nm

I/O 消費電力

ダイナミック電力消費

スタティック電力消費

消費電力の50% 削減

利用可能な性能と集積度が増大

実現

65%

25+*%

30+%

* 消費電力削減の 25％以上がハード化ブロックの最適化による

2,000K

65nm 40/45nm 28nm

200K

400K

600K

Logic Cells

800K

1,000K

332K

150K

760K

355K

410K

28nmテクノロジによるかつてない容量世界初の200万ロジック セル FPGA

単一ファミリで提供するかつてない容量

のスケーラビリティ： 20K – 2M

Spartan-6、Virtex-6ファミリと比較して

２倍以上の容量増加

豊富なロジックセルがもたらす

ハイパフォーマンス

– FPGA固有の並列性を生かしたクロックサ

イクルごとの計算量を向上

Kin

tex-7

Vir

tex-7

Vir

tex

-6

Spartan-6

Vir

tex

-5

劇的な容量の増加

Art

ix-7

Family Capacity Range

Artix-7 20K – 355K LCs

Kintex-7 30K – 410K LCs

Virtex-7 285K – 2,000K LCs

ザイリンクスの技術的リーダーシップを広げる新テクノロジ

スタックド シリコン インターコネクト テクノロジ

本テクノロジの中心となるザイリンクスの

FPGA アーキテクチャとシリコン インターポーザ

ASMBL

最適化FPGA

スライス

さらにFPGAスライスを横方向に並べる

シリコンインターポーザ

シリコンインターポーザ•スライス間に10,000以上のルーティング接続

•約 1ns のレイテンシ

シリコンインタポーザ

マイクロバンプ

シリコン貫通ビア (TSV)

実績ある多数のテクノロジを独自の方式でひとつに

パッケージ基板

28nm FPGA スライス 28nm FPGA スライス28nm FPGA スライス28nm FPGA スライス

C4 バンプ

BGA ボール

マイクロバンプ• パワー / グラウンド / IOへのアクセス• ロジック部分へのアクセス• ユビキタス イメージ センサ マイクロバンプ テクノロジを利用

シリコン貫通ビア (TSV)• パワー / グラウンド / IO と C4 バンプをつなぐだけ• ピッチが粗く低集積度のため製造が容易• エッチング処理 （レーザードリルではない）

横方向に並んだダイ レイアウト

• 熱流束の問題がきわめて小さい• デザインツール フローへの影響もきわめて小さい

パッシブシリコン インターポーザ (65nm 世代)• 4 層の通常型メタル層でマイクロバンプと TSV を接続• トランジスタがないためリスクが低く、TSV によるパフォーマンス低下もない

New!

リソースリッチな FPGA を実現

世代別、トランシーバ内蔵最大デバイスサイズ

3.5倍 2.8倍ロジックセル数

最も近い競合製品

ザイリンクス製品

革新的な高速トランシーバ

トランシーバの高速化により進化し続ける市場標準に対応

GTP

– 最高3.75Gbpsのプロトコルをサポートする超ハイボリューム (最小コスト) トランシーバ

GTX

– 最高10.3125Gbps (低コストのベアダイ フリップチップパッケージの場合6.6Gbps)のプロトコルをサポートする無線通信およびビデオ機器向けのハイボリューム トランシーバ

GTH

– 最高13.1Gbpsのプロトコルをサポートする最速性能トランシーバ*

GTP

GTP

GTX

GTH

6.6Gbps

10.3125Gbps

3.125Gbps

11.18Gbps

13.1Gbps

3.75Gbps

Virtex-6

FPGA Artix™-7FPGA

Kintex™-7 &Virtex™-7 T

FPGA

Virtex™-7 XT FPGA

Spartan-6

FPGA

GTH

GTX

6 シリーズ 7 シリーズ

28Gbps *Transceivers

* 28Gbpsをサポートするシリアル トランシーバに関する詳細は2010年下旬に公開予定

Virtex-7 HT のご紹介最高帯域幅を提供する 28Gbps シリアル トランシーバ搭載 FPGA

帯域幅のニーズを満たす Virtex-7 HT

Virtex-7 HT

XC7VH290T XC7VH580T XC7VH870T

ロジックセル 288,000 576,000 864,000

6入力 LUT 180,000 360,000 540,000

ファブリックフリップ フロップ 360,000 720,000 1,080,000

LUTRAM Kbit 4,425 8,850 13,275

BRAM Kbit 21,600 43,200 64,800

BRAM ブロック 18K/36K 1200 / 600 2400 / 1200 3,600 / 1,800

MMCM 6 12 18

DSP48E1 スライス 1,320 2,640 3,960

システムモニター／AMS ブロック 1 1 1

コンフィギュAES / HMAC ブロック 1 1 1

GTH トランシーバ(13G) 24 48 72

GTZ トランシーバ (28G) 4 8 16

SelectIO 300 600 700

予測コンフィギュMbits 86 172 258

最大16個の28Gbps

トランシーバ

帯域幅のニーズを満たす Virtex-7 HT

Virtex-7 HT

XC7VH290T XC7VH580T XC7VH870T

ロジックセル 288,000 576,000 864,000

6入力 LUT 180,000 360,000 540,000

ファブリックフリップ フロップ 360,000 720,000 1,080,000

LUTRAM Kbit 4,425 8,850 13,275

BRAM Kbits 21,600 43,200 64,800

BRAM ブロック 18K/36K 1200 / 600 2400 / 1200 3,600 / 1,800

MMCMs 6 12 18

DSP48E1 スライス 1,320 2,640 3,960

システムモニター / AMS ブロック 1 1 1

コンフィギュAES / HMAC ブロック 1 1 1

GTH トランシーバ (13G) 24 48 72

GTZ トランシーバ (28G) 4 8 16

SelectIO 300 600 700

予測コンフィギュMbits 86 172 258

2.8Tbps の帯域幅

アプリケーション例 – 400GE ラインカード

7VH870T

400G

MACUserロジック

GTZ GTHNPU

またはASIC

48～72 X 12.5G400G

Interlaken16 X 25.7G

4x 100G

OTU-4

CFPオプティカル モジュール

4x

100G

OTU-4

CFP オプティカルモジュール

– 市場初の 400GE インターフェイスを実現

– 外部 PHY が不要

シングルチップで 400G インプリメンテーションを実現する唯一の FPGA

28Gbps トランシーバパフォーマンス

Virtex-7 HT – 28G

アイダイアグラム

Parameter Virtex-7 HT

Data Rate 28Gb/s

Data Pattern PRBS31

エクステンシブルプロセッシングプラットフォーム

ザイリンクス、エンベデッド システム向け

ARM ベースのプロセッシングアーキテクチャを発表

エクステンシブルプロセッシング プラットフォーム

ニーズ

高性能化

低コスト化

低消費電力

小型化

柔軟性の向上

従来世代ソリューションの限界

•マイクロプロセッサだけでは信号処理性能が不足

•マルチチップではコストが高騰

•マルチチップでは消費電力が増大

•マルチチップソリューションでは実装面積が増大

•ASIC/ASSP では急速な要件変更への適応や•製品の差別化に限界

新世代製品に対するニーズの高まり

Soft

Accelerator

Soft

Accelerator

Soft

IP

Soft

IP

IOIO

IO

プロセッサ セントリック, ARM, AMBA-AXI

ARM プロセッサエンジン

FPGAの拡張性を備えたSoCアプローチ

AXI (AMBA Extended Interface) Interconnect

高機能、低価格、低消費電力、柔軟性の向上システムの中心へ

低消費電力、ハイパフォーマンス確実なロードマップと豊富なエコシステム

ARMとXilinxが共同で策定AXI準拠の豊富なIPを実装可能

メモリインターフェイスプロセッシング

システム

ARM®

Dual Cortex™-A9MPCore

Complex

共通ペリフェラル

広帯域AMBA®-AXI

インターフェイス

•Programmable

Logic

規格品アクセラレータ

カスタムアクセラレータ

規格品ペリフェラル

カスタムペリフェラル

ハードワイヤードSoCによる標準機能

特定のアプリケーションで必要とする機能の拡張

必要とするパフォーマンスに柔軟に対応

エンンベデッドシステムの幅広い適用

エクステンシブルプロセッシングプラットフォーム

GigE

USB

SDIO

CAN

I2C

UARTSPI

GPIO

DRAM

Controller(DDR2, DDR3

LPDDR2)

SysMon/ ADC

Config, Security

Processing System

7 Series

Programmable Logic

Se

lect I/

O

Se

lect I/

OM

GTs

PCIe. . .

ARM®

Dual Cortex™ -A9

MPCore Complex

and System

Interconnect

NANDNOR /

SRAMQSPI

Non-Volatile Memory Controllers

エクステンシブル プロセッシング プラットフォームブロック ダイアグラム

High Bandwidth AXI Interfaces for

Control, Data, IO and Memory

ターゲット アプリケーション

Automotive Systems Wired Communications

Medical

Broadcast

Aerospace & Defense

Industrial

Wireless Infrastructure

MFP

現在の状況と今後のスケジュール

アーキテクチャ仕様が参照可能

カスタマエンゲージメントをすでに開始

パートナーによる製品開発がすでに開始

エミュレーションプラットフォーム完成（Linux で動作中)

製品の詳細は 2011 年前半に公開予定

最初のデバイスは 2011 年に出荷開始予定

次世代開発ツール ISE Design Suite 12

ISE Design Suite 12 の特徴点

革新的な自動クロックゲーティング技術により

ダイナミック消費電力を 30 ％削減

生産性

プラグアンド プレイ

消費電力

デザイン保存、ランタイムの高速化、第四世代パーシャル

リコンフィギュレーションによる生産性の向上

AXI-4 に準拠した IP によるプラグ アンド プレイ

FPGA デザイン

88

8

8

革新的な自動クロックゲーティング技術

a

.

.

.

b

h

sel

Before:

out

After:

3

8

8

8

a

.

.

.

b

h

sel

out

3

8

CE

CE

CE

• The multiplexer uses 16 LUTs

to represent logic

• Result is functionally equivalent

Before Optimization

After Optimization

“a” toggles only

when it needs to…a.Q

a.Q

CE

clka

selout

clka

selout

“a” toggles even if not

used downstream…

1%程度のロジックの追加でダイナミック消費電力を大幅に削減

• Average dynamic power reduction 20%

•Reconfig

via ICAP

•PCIe

•JTAG

•Blo

ck C

•Blo

ck B

•Blo

ck A•B

lock D

パーシャルリコンフィギュレーションへのアクセス

•Full

•Bit File

•Partial Bit Files –

limitless functionality!

パーシャル リコンフィギュレーション– 現在動作中のFPGAの一部に、新しい機能をリアルタイムに交換

メリット– システム上のチップ数を削減

– 低コスト化

– 消費電力の削減

– サイズおよび重量の縮小

プラグアンド プレイ FPGA デザインを実現

ARM 社がオープン標準インターコネクトをアップデートしバージョン 4 を発表

– ザイリンクス社もこのプロセスに緊密に協力

– 高性能プロセッサおよびプロセッサレスシステムをターゲット

プラグアンド プレイに対応した IP のより広範なエコシステムを提供

– ザイリンクス社と ARM 社のコネクテッドコミュニティが FPGA 向けの IP を開発

デザインに IP を統合するための設計時間を短縮

– ユーザーが学ぶ必要がある相互接続規格はひとつのみ

Xilinx のソフト IP

パートナーソフト IP

パートナーソフト IP

ハードIP

プラグアンド プレイ

まとめ

加速する“プログラマビリティの必然”

28nm テクノロジが実現する次世代のプログラマブルソリューション

ご清聴ありがとうございました。