Uwagi Profesora Andrzeja Filipkowskiego

Politechnika Śląska

Odpowiedzi na Odpowiedzi na uwagi recenzentówuwagi recenzentów

Topologiczna Topologiczna Analiza i Analiza i

Diagnostyka Diagnostyka Układów Układów

AnalogowychAnalogowych

Janusz StarzykJanusz Starzyk


Uwagi: W rozdziale 4.1 trudno wywnioskować jak dokonać dekompozycji, analizy i zbadania układu dla punktu pracy z elementami o charakterystykach wykładniczych (jak diody i tranzystory bipolarne) czy kwadratowych (tranzystory MOS) .

Natomiast dla danego punktu pracy i małych sygnałów dynamiczny układ zlinearyzowany bardzo dobrze nadaje się do zastosowania podanych metod topologicznych.

Odpowiedzi: W rozdziale 4.1 zawarte sa warunki konieczne i prawie wystarczające do tego by dowolny podukład mógł być uznany za wolny od uszkodzeń oraz warunki wzajemnej testowalności takich podukładów jak i procedura identyfikacji uszkodzonych podukładów, w tym również tych niedostępnych pomiarowo.

Ponieważ warunki te oparte sa o prawa Kirchoffa i nie zakładają liniowego przybliżenia układu równań układu, to można je stosować zarówno do układów liniowych jak i nieliniowych.

Uwagi Profesora Andrzeja Filipkowskiego


Reprezentacje Topologiczne Układów Elektronicznych

Cut set R2

R3

Qt

Q2

3

R7

R8

R1

R5

R4

R13

R12

R9

R11

R10

VEE

C1

Q36

Q4

R6

C2

C3

9

C4

VCC

10

0

11

8

5

2

74

Cut set R2

R3

Qt

Q2

3

R7

R8

R1

R5

R4

R13

R12

R9

R11

R10

VEE

C1

Q36

Q4

R6

C2

C3

9

C4

VCC

10

0

11

8

5

2

74

Oryginalny układ i układ zdekomponowany

22I

2S

910I

3S

31I

32I

35I

1

5

2

4S 9S

45I

8S

787I

55I

51I

57I

5S

10

10

6S61I

65I

610I

7S 71I

R10

VCC

1

0

Q4

R695

1

R13

R9C4

0

R7

R5

R12

Q36

C3

5

8

7

0

1

R8

R11

C2

0

R4C1

0

5

R2

Q2

R3

Qt

R1

VEE

0

2

22I

2S

910I

3S

31I

32I

35I

1

5

2

4S 9S

45I

8S

787I

55I

51I

57I

5S

10

10

6S61I

65I

610I

7S 71I

R10

VCC

1

0

Q4

R695

1

R13

R9C4

0

R7

R5

R12

Q36

C3

5

8

7

0

1

R8

R11

C2

0

R4C1

0

5

R2

Q2

R3

Qt

R1

VEE

0

2

Podział układu przez dowolne rozcięcia


Assume that are all the decomposition nodes

and the current incident to a common node

Lemma 4.2 [201]. Mutual-Testing Condition (MTC)

A necessary and almost sufficient condition for to be fault-free is that

(4.7)

i.e., the currents incident to the common node c computed by using the measured voltages and nominal parameter values must satisfy KCL.


iM

0, iM

cc tvhti iiMiM

ttvht

iiM

Jii

Mc

,0, 0

c

2w

1ma

2a

1a

ka

2mb

2b

lb

1b 1w mkw

pw

kjS

1jS

2jS

c

2w

1ma

2a

1a

ka

2mb

2b

lb

1b 1w mkw

pw

kjS

1jS

2jS

tiiM

c


4.1.2. Identyfikacja uszkodzonych rejonów


X1X3

S1S2

S3

S4

12

0

4

X2

x4

x53

S4

X1X3

S1S2

S3

S4

12

0

4

X2

x4

x53

S4

Z równań w węzłach 0 i 3

Możemy obliczyć x1 i zweryfikować ze S1 nie ma uszkodzeń. Następnie z równań w węzłach 1,x1,2,x3,x5 możemy obliczyć x2,x3,x4,x5 i zweryfikować ze S2 i S3 nie maja uszkodzeń

0),( 01

110

10

11 S

XMXMnode

Snode tvhI SS

0),( 01

113

13

11 S

XMXMnode

Snode tvhI SS

Załóżmy ze możemy zmierzyć napięcia w węzłach x0-x4 i ze rejon S4 jest uszkodzony


Pytania?


Mankamenty rozprawy: 1) Autor skupił sie na analizie i diagnostyce układów pomijając problemy syntezy takie jak optymalizacje rozmieszczenia elementow oraz połączeń.

•Metody syntezy sa ważnym aspektem stosowania metod topologicznych do projektowania układów. •Tym metodom poświęcona była moja praca doktorska. •W jednej z moich późniejszych prac nad układami scalonymi opracowałem metodę symbolicznego layoutu w układach scalonych, w której zająłem sie optymalizacja rozmieszczenia parametrów. "Decomposition Approach to a VLSI Symbolic Layout with Mixed Constraints", Proc. IEEE Int. Symp. Circuits and Systems (Montreal, 1984). pp. 457-460. •Jednak w pracy habilitacyjnej skoncentrowałem sie na dwóch nurtach

mojej działalności po doktoracie: analizie i diagnostyce topologicznej.

Uwagi Profesora Jerzego Rutkowskiego


Mankamenty rozprawy:

2) W pracy pominięto narzędzia diagnostyki układów jak metody sztucznej inteligencji takie jak sieci neuronowe czy obliczenia ewolucyjne.

3) Należało wspomnieć o istnieniu metod testowania specyfikacji projektowych.

4) Opis metod słownikowych ograniczony jest do podrozdziału 4.6.

Całkowicie zgadzam się z uwagami Profesora Rutkowskiego dotyczącymi pominiętego w pracy materiału na temat metod sztucznej inteligencji, metod testowania specyfikacji projektowych, czy tez ograniczonego potraktowania słownikowych metod testowania układów. Wszystkie jego uwagi bardzo trafnie charakteryzują to czego w pracy nie ma.Celem pracy było przedstawienie mojego dorobku, opis znaczenia osiągniętych wyników i wpływu na literaturę światową w okresie, kiedy prace te powstawały. Praca nie jest wiec miarodajnym przeglądem metod topologicznych na świecie, a w

szczególności najnowszych trendów w diagnostyce ukladow.



Mankamenty rozprawy:

5) Autor zdaje sie nie zauważać późniejszych doniesień literaturowych, brak porównania z innymi, nie-topologicznymi metodami diagnostycznymi, w szczególności w latach dziewiędziesiatych i początku XX wieku.

6) Szczególnie dziwi brak cytowan polskich autorów.

Z konieczności skoncentrowałem się na najważniejszych (publikowanych w międzynarodowych czasopismach) moich wynikach w dziedzinie analizy i diagnostyki topologicznej. Z tego tez względu nie ma w pracy szerszego omówienia metod diagnostycznych jak ani tez późniejszych doniesień literatury. Dotyczy to również cytowania autorów Polskich pracujących w dziedzinie diagnostyki układów. Zdaje sobie sprawę z olbrzymiego dorobku polskich naukowców w dziedzinie diagnostyki, zwłaszcza Prof. Zielonki, Prof. Tadeusiewicza, czy tez Profesorów Macury i Rutkowskiego. W mojej pracy cytuje ich publikacje naukowe, chociaż przyznaje ze wykaz ten mógłby być obszerniejszy, zwłaszcza gdyby praca miała charakter bardziej przeglądowy.



Pytania?


•W sekcji 3.6.2 nie jest wyjaśniony proces iteracyjny i nie wiadomo dlaczego W0 ze wzoru (3.88) jest utożsamiane z W ze wzoru (3.91).

Celem metody przedstawionej w sekcji 3.6.2 na stronie 57 nie jest zasadniczo analiza układu nieliniowego metodą Newtona-Raphsona, (chociaż do takiej analizy ta metoda nadaje się doskonale), ale analiza zlinearyzowanego i zdekomponowanego dużego układu. Nie ma tam wiec dyskusji procesu iteracyjnego.Wykorzystałem właściwości wrażliwości wielkoprzyrostowej, (wzór Woodbury’ego) by określić wynik analizy jako zmianę rozwiązania układu nominalnego poprzez zmianie parametrów kluczy. Prowadzi to do bardzo prostej koncepcyjnie interpretacji podstawowej idei Krona dotyczącej diakoptyki układów.

Uwagi Profesora Michała Tadeusiewicza


•Each subnetwork can be described by a vector equation

(3.81)

where the independent variables represent either nodal

voltages or branch currents.


T1

T2

T3

T4

T1

T2

T3

T4T4

f2f1

T1

T2

T3

f4f3

T4

f5

f2f1

T1

T2

T3

f4f3

T4

f5

T4

f5

si = yg ii ,...,2,10

yi


•If two nodes j and m are connected by an ideal switch f, an unknown current is added to equations and the subnetwork equations are augmented by an additional equation

the value F is 0 for the open switch and 1 for the closed switch. The system of nonlinear equations is solved through Newton-Raphson iterative process using the following equation:

where is a vector of the incremental changes in the k-th iteration and n is the number of unknown currents and voltages plus the number of switches.


i f

01 iFFvv mj f

0 = yg

kkk

yg = yy

yg

ky 1n


•The Jacobian of the system equations has the following form:

when all switches are open , the coefficient matrix becomes block triangular


IFFFFy

g

y

gy

g

IFFFF

T

T

T

y

ygT

s

ss

s

s

ss

k

21

22

2

11

1

21

22

11

0iF


0000

F

k

F

k ygWyX

•We will call this a nominal case with the system equation


I

T

T

T

T

ss

22

11

0

000 WXT Where

and

This nominal system can be easily solved as W0=W (notice that W0 is different at each iterative step) and

WTX

I

TT

TT

TT

T

sss

100

11

21

21

2

11

11

1

10

kygW 0


•From Woodbury’s formula

where z is obtained from the auxiliary system

Thus, to reconnect the blocks to a single network we must change the interconnecting switch values from 0 to 1, therefore = I and the size m of the auxiliary system is equal to the number of switches, thus

This must be repeated in each iteration of the Newton-Raphson process


zPTXX 100

WTQzPTQ TT 10

10

1

01

1

XQzy

g Ts

ii

i

iTi


•Nie jest wyjaśniony proces iteracyjny i nie wiadomo dlaczego W0 ze wzoru (3.88) jest utożsamiane z W ze wzoru (3.91).

•Ponieważ zmieniane sa jedynie wartości kluczy, to nie wpływa to na wartość wektora wymuszeń, stad zakłada się ta sama wartość prawej strony układu równań (3.88) i (3.91) W0 = W.

•W metodzie Newtona-Raphsona należy powtórzyć cala operacje złożenia w każdym kroku iteracyjnym. Wówczas oczywiście prawa strona układu równań może być inna w każdym kroku iteracyjnym.•Chciałbym dodać ze metoda ta została opublikowana w 1992 r w IEE Proc. Part G Circuits, Devices and Systems.



•Poza wymienionymi wyżej osiągnięciami na uwagę zasługuje zastosowanie analizy wrażliwościowej w połączeniu z dekompozycja układu do obliczania uszkodzeń parametrycznych (p.4.3). •Wadą proponowanego podejścia jest jednak trudny do spełnienia w praktyce warunek dostępności pomiarowej do węzłów dekompozycji.

•Zgadzam się ze warunek dostępności węzłów w przedstawionym w sekcji 4.3.1 o testowaniu wrażliwościowym z dekompozycja jest trudny do spełnienia, co zmniejsza praktyczną użyteczność tej metody.



•Assume that all decomposition nodes can be accessed for measurements.


0184924623

1

2

3

4

5

368

sensitivity decomposition

cpu

time

in s

econ

ds (

log)

number of elements in the circuit

0184924623

1

2

3

4

5

368

sensitivity decomposition

cpu

time

in s

econ

ds (

log)

number of elements in the circuit

Bordered block diagonal sensitivity matrix of three-level decomposition

and CPU time at testing stage


Inne usterki pracy:

Zarzut ze Twierdzenie 4.4 nie ma formalnej struktury twierdzenia

Twierdzenie 4.4 na stronie 82 powinno zawierać tylko pierwsze zdanie, które brzmi:

„For a testable network all the corners must be the injection nodes.” Pozostała cześć tego paragrafu zawiera wyjaśnienie znaczenia tego twierdzenia w ustalaniu warunków topologicznych testowalności – zgubienie w druku znaku przejścia do nowej linii doprowadziło do dodatkowej nieczytelności samego twierdzenia.


Injection nodes

Reduced cut-set

Bottleneck

Paths from injection nodes

Injection nodes

Reduced cut-set

Bottleneck

Paths from injection nodes


Pytania?


•Tabelka 3.1 dotyczy programów opracowanych przed 1988 rokiem (działających np. na komputerach Sun-3/60) i ma znaczenie raczej archiwalne. •Podobna uwaga dotyczy omówionego już rys. 4.13. przedstawiającego porównanie czasów testowania z analizą wrażliwościową w połączeniu z dekompozycja układu.

•Jak Profesor Wesołowski słusznie stwierdza, duża cześć mojej pracy habilitacyjnej zawiera materiał archiwalny. •Jest tak dlatego, ze praca przedstawia moj dorobek za okres prawie 30 lat, dlatego pewne sformułowane w niej wyniki mogą wydawać sie mniej znaczące z perspektywy lat.

•Jednak wyniki te były znaczące w czasie kiedy powstawały.

Uwagi Profesora Krzysztofa Wesołowskiego


•Dotyczy to np. czasu obliczeń opracowanych przeze mnie metod analizy i programów komputerowych. •Cytowane przez Prof. Wesołowskiego wyniki w tabeli 3.1 zostały uzyskane podczas mojego stażu naukowego w Laboratoriach Bella w Homedale NJ (1991) używając ich najnowszych narzędzi komputerowych. •Uzyskane przeze mnie wyniki były w tym czasie kilkaset razy szybsze od wyników programów komputerowych stosowanych w Bell Labs.


Table 3.1Performance comparisons

circuitname

number of time in sec

lines elements nodes Connect Advice

net16_1net16_8

net136_1net136_8net528_1net528_8

1616

136136528528

32256272

217610568448

18130138

1090530

4226

88

121255

5598

102477298

2593


•Mimo olbrzymiego postępu technik komputerowych i szybkości działania komputerów, analiza i testowanie układów analogowych jest nadal bardzo kosztowna. Nie można się wiec dziwić, gdy czas analizy takich układów liczy się w sekundach czy minutach.

•Chciałbym tutaj podać przykład układu 16-to bitowego przetwornika cyfrowo-analogowego zaprojektowanego przeze mnie dla Sarnoff Research Labs. w technice scalonych układów analogowo-cyfrowych w skali 130nm. •Układ ten zawierał ponad 80 tys. tranzystorów i czas pojedynczej analizy tego układu programem HSpice w 2003 r. wynosił 3 tygodnie.

•W projektowaniu dużych sieci neuronowych, nadal podstawowymi ograniczeniami sa czas symulacji komputerowej i wielkość pamięci.



Uwagi szczegółowe:

Ograniczoność dostępu do punktów pomiarowych – związek z technikami BIST i dodatkowych ścieżek sygnału ułatwiających test.

•Wprowadzenie dodatkowych ścieżek pomiarowych i zmiana konfiguracji układu na czas testu, powszechnie stosowana w testowaniu układów cyfrowych, jest mniej chętnie widziana w układach analogowych ze względu na wprowadzenie elementów pasożytniczych do ścieżek sygnałowych.•Z drugiej strony, bogactwo informacji otrzymanej z pomiarów analogowych jest większe niż w układach cyfrowych (o odpowiedziach zerojedynkowych) i zależy od precyzji pomiaru i tolerancji parametrów.

•Zgadzam się ze praca zawiera jedynie główne wyniki podając twierdzenia i lematy bez dowodów z odnośnikami do moich publikowanych wcześniej prac: jest to wynikiem ograniczeń objętościowych publikowanej pracy habilitacyjnej.



Pytania?

•Podsumowując, chciałbym raz jeszcze serdecznie podziękować wszystkim recenzentom za ich trud włożony w recenzje mojej pracy habilitacyjnej, oraz wnikliwe obserwacje i uwagi dotyczące prezentowanego przeze mnie materiału.


1) J. A. Starzyk, "Signal Flow‑Graph Analysis by Decomposition Method", IEE Proc. on Electronic Circuits and Systems, No. 2, April 1980, pp.81‑86. 2) J. A. Starzyk and E. Sliwa, "Hierarchic Decomposition Method for the Topological Analysis of Electronic Networks", Int. Journal of Circuit Theory and

Applications, vol.8, 1980, pp.407‑417. 3) J. A. Starzyk, "Topological Analysis of Large Electronic Circuits", Prace Naukowe, Elektronika, No. 55, WPW, Warszawa, 1981, (in Polish), 184 pp. 4) J. A. Starzyk and J. W. Bandler, "Multiport Approach to Multiple-Fault Location in Analog Circuits", IEEE Trans. on Circuits and Systems, vol. CAS-30,

1983, pp.762-765.5) J. A. Starzyk and E. Sliwa, "Upward Topological Analysis of Large Circuits Using Directed Graph Representation", IEEE Trans. on Circuits and Systems,

vol. CAS‑31, 1984, pp.410‑414.6) J. A. Starzyk, R. M. Biernacki and J. W. Bandler, "Evaluation of Faulty Elements within Linear Subnetworks", Int. Journal of Circuit Theory and

Applications, vol.12, 1984, pp.23-37.7) Salama A.E., Starzyk J.A. and Bandler J.W., "A Unified Decomposition Approach for Fault Location in Large Analog Circuits", IEEE Trans. on Circuits

and Systems, vol. CAS‑31, 1984, pp.609-622.8) Starzyk J.A. and Konczykowska A., "Flowgraph Analysis of Large Electronic Networks", IEEE Trans. on Circuits and Systems, vol. CAS‑33, pp.302-315,

1986. 9) J. A. Starzyk and A. El-Gamal, "Fault Location by Nodal Equations" in Analog Methods for Circuit Analysis and Diagnosis, edited by T. Ozawa, Marcel

Dekker, Inc., New York, 1988. 10) G. N. Stenbakken and J. A. Starzyk, "Diakoptic and Large Change Sensitivity Analysis", IEE Proc. G, Circuits, Devices and Systems, vol. 139, no.1, 1992,

pp.114-118.11) J. A. Starzyk and H. Dai, "A Decomposition Approach for Testing Large Analog Networks," Journal of Electronic Testing - Theory and Applications,

no.3, 1992, pp.181-195.12) J. A. Starzyk, "Hierarchical Analysis of High Frequency Interconnect Networks", IEEE Trans. on Computer Aided Design of Integrated Circuits and

Systems, vol.13, no.5, 1994, pp. 658-664. 13) J. A. Starzyk, J. Pang, S. Manetti, G. Fedi, and C. Piccirilli, "Finding Ambiguity Groups in Low Testability Analog Circuits", IEEE Trans. Circuits and

Systems, Part I, vol.47, no.8, 2000, pp.1125-1137.14) J. Pang and J. A. Starzyk, "Fault Diagnosis in Mixed-Signal Low Testability System" An International Journal of Analog Integrated Circuits and Signal

Processing, vol. 28, no.2, August 2001, pp. 159-170. 15) G. N. Stenbakken, D. Liu J. A. Starzyk, and B. C. Waltrip, "Nonrandom Quatization Errors in Timebases", IEEE Trans. on Instrumentation and

Measurement, vol. 50, no. 4, Aug. 2001, pp.888-892. 16) D. Liu and J. A. Starzyk, " A generalized fault diagnosis in dynamic analog circuits" Int. Journal of Circuit Theory and Applications, vol. 30, pp. 487-510,

2002. 17) J. A. Starzyk, Dong Liu, Zhi-Hong Liu, D. Nelson, and J. Rutkowski, “Entropy-based optimum test points selection for analog fault dictionary

techniques,” IEEE Transactions on Instrumentation and Measurement, vol. 53, no. 3, June 2004, pp. 754-761

References


Success?

2008: Recognition for my role in developing computer technology

2008 – the Outstanding Research Paper AwardNominated for the Outstanding Graduate Faculty Award at Ohio University three timesNominated for IEEE Fellow

Uwagi Profesora Andrzeja Filipkowskiego

Documents

Transcript of Uwagi Profesora Andrzeja Filipkowskiego