analog.com/jp/analog-dialogue

X Ray Stata の回想: 　初代編集者からのコメント

XX アナログ・ダイアログの特選記事: 　過去 50 年の間に登場した印象的なイノベーション

XX ６X本の新規記事: 　消費電力の低減から、スプリアス／面積／ノイズの問題の解決法まで

祝・創刊 50 周年

Volume 51, Number 2, 2017 革新的な設計に役立つ技術情報リソース

Analog Dialogue Volume 51 Number 22

今号の記事Ray Stata の回想XXX……………………………………………………XP. 3Ray Stata はアナログ・デバイセズの共同創設者であり、その後X50 年も続くことになるアナログ・ダイアログを創刊した人物です。本誌のX50 周年を祝して、Stata の思索と洞察を紹介します。

1

過去X50 年間で最も印象的なイノベーションX……………………XP. 4過去X 50 年の間に、エレクトロニクス業界は大きな進化を遂げてきました。その中でも特に重要で印象深いイノベーションについて、本誌の記事により振り返ります。

2

超低消費電力で柔軟性の高い心電計向けフロントエンドXIC、 IoT エッジでの信号処理など別の用途でも威力を発揮X…………XP. 10本稿では、アナログ・デバイセズが提供する心電計向けのフロントエンドIC「AD8233」のアーキテクチャについて詳しく解説します。このX IC は、柔軟性の高いアナログ信号処理機能、わずかX50 μA の電源電流、2 mm × 1.7 mm の小型XWLCSP、シャットダウン・ピンといった特長を併せ持ちます。心電計だけでなく、IoT やXWSN のエッジ・ノードなど、電池の寿命を延伸するために消費電力を抑えることが非常に重要な設計にも適しています。

3

高精度XADC 用のシグナル・チェーンに生じる 固定周波数のスプリアス、その解析と対策XX……………………XP. 15高精度のシグナル・チェーンを設計しようとしたところ、スプリアスの存在しないきれいなノイズ・フロアを得るのが意外に困難であった、というケースは少なくありません。スプリアスは、何らかの部品が原因で生じることもあれば、外部からの干渉が原因で生じることもあります。本稿では、分解能／精度の高いXA/D コンバータ（ADC）を使用するアプリケーションにおいて、スプリアスの問題の根本原因を特定する方法を紹介します。

4

アナログ・デバイセズに寄せられた珍問／難問集 Issue 140 あら不思議！ DDC の魔法でXADC の仮想チャンネル数が何倍にもX…………XP. 21デュアルチャンネルのXADC を購入し、デジタル・ダウン・コンバータ（DDC）を構成しました。すると、今ここにはコンバータがX4 個存在するというではないですか。私が気づかなかっただけで、ADC をX1 個買うともうX1 個もらえるキャンペーン中だったのでしょうか。

5

高精度のXSPI スイッチにより、チャンネル密度を高めるXX……XP. 24テスト用の計測器などでは、高いチャンネル密度を実現することが求められます。そうした用途では、SPI で制御可能なスイッチを使用して基板面積を削減する方法が有効です。

6

1/f ノイズの基本、その除去方法X…………………………………XP. 28本稿では、1/f ノイズとはどのようなものなのか、また高い精度が求められる計測において、同ノイズを低減／除去するにはどうすればよいのかについて解説します。

7

アナログ・デバイセズに寄せられた珍問／難問集 Issue 141 時には信号もレールに乗せなければならないことがある…XX…XP. 33高精度のセンサーに対応するアナログ・フロントエンドとして、シグナル・コンディショニング回路を設計しています。レールX to レール入力のオペアンプを採用すべきでしょうか。

8

Analog Dialogue Volume 51 Number 2 3

Ray Stataの回想 1971 年、キャッチフレーズが「回路技術に関する意見交換の場 : アナログとデジタル、モノリシックとディスクリート」に変更されました。当社は IC の事業に参入し、アナログ向けとデジタル向けのプロセス技術を融合してモノリシック型のコンバータ製品を開発するようになったからです。

1979 年には、「計測と制御のための回路／システムに関する意見交換の場」に変更されます。短期間ですが、当社は、より完全にコンピュータ化した計測／制御システムに実験的に取り組んだ時期があったのです。

さらに、1984 年からは「信号処理のための実用的な回路、システム、ソフトウェアに関する意見交換の場」というキャッチフレーズを使用するようになりました。当社は、DSP 市場に参入し、アナログとデジタルの両方の信号処理を包含するようビジョンを拡大しました。また、ソフトウェアやアルゴリズムを含むより完全なソリューションの提供を目指して進化していくことになります。

そして 2016 年には、「想像を超える可能性を」という当社の新たなブランドとミッションを反映し、アナログ・ダイアログは大幅にリニューアルされました。それに伴い、キャッチフレーズは「革新的な設計に役立つ技術リソース」に変更されました。現在、当社はお客様に対する支援、お客様との連携を通して、ハードウェアや信号処理機能だけでなく、高度な専門技術をいかに組み合わせてプラットフォーム／システム／サービスとして提供するかという検討を行っています。アナログ・ダイアログの新しいキャッチコピーは、「さまざまなレベルでイノベーションを目指すお客様を支援するためのツール」という位置づけを表しています。

アナログ・デバイセズの長期にわたる成功を支える要因は数多く挙げられます。当社はアナログ・ダイアログをはじめとするツールによって質の高い技術情報を提供すべく真剣に取り組みを行ってきました。そのことが、当社が特に「アナログ・デバイス」の世界でリーダーシップを発揮するうえでの大きな力になったことは間違いありません。当社の製品はますます複雑になり、個々のアプリケーションに特化したものになりつつあります。そのような傾向に対応しつつ、今後も、アナログ・ダイアログなどの情報提供ツールを通して、お客様の作業負荷を軽減するための取り組みを続けていきたいと考えています。

アナログ・ダイアログがX50 周年を迎えたことを誇らしく思います。同誌が創刊したX1967 年というのは、当社が設立されてからわずかX 2 年後です。それ以来、アナログ・ダイアログはお客様からの高い評価に支えられ、50 年にもわたって存続しています。現在では、企業が提供する技術情報誌としては最も歴史が古い部類のものになりました。ここX 3 ヵ月の間に、25 万人を超える方がアナログ・ダイアログのウェブ・ページにアクセスしています。

技術者による技術者のための記事

本誌の読者は技術者です。創刊時から現在に至るまで、お客様は、革新的な製品だけでなく、その製品の設計方法、性能面での制約、具体的な適用方法などに関する詳しい技術情報を求めています。そうした要望に応えるために生まれたのがアナログ・ダイアログです。今後も、その目的に沿って取り組みを続けていきたいと考えています。

アナログ・デバイセズは、製品の機能／性能を継続的に最高のレベルに引き上げることをビジネス戦略として掲げてきました。また、そのようにして開発された製品により何が可能になったのかという情報を常にお客様にお伝えしてきました。その手段としては、アナログ・ダイアログのほかに、包括的なデータシート、アプリケーション・ノート、チュートリアル・ハンドブックなどが挙げられます。質の高い技術資料を定期的に発行するのは、多大な労力、リソース、規律を要する作業です。それでも当社がその作業を継続しているのは、当社の技術コミュニティがそれを重要な仕事だと考えているからです。また、お客様がその努力を革新的な製品と同等に高く評価していることも理由のX1 つです。

50 年にわたる対応、適応、成長 50 年にもわたって存続し続ける企業というのは、そう多くはありません。まして、繁栄し続ける企業となると、きわめて稀です。環境の変化を察知し、それに対応することができる企業は数少ないからです。アナログ・デバイセズは 50 年の歴史の中で 3 度の改革を経験しました。1 度目はモジュールからIC技術への移行、2 度目は生産数量の少ない産業／軍事市場から生産数量の多い通信／民生市場への移行、3 度目はコンポーネント・レベルからシステム・レベルの IC への移行です。当社は、アナログとデジタル両方の信号処理製品やシステムを対象として、より包括的なソリューションを提供すべく努めてきました。具体的には、製品の基盤を、オペアンプからコンバータ、RF、DSP、センサー、パワー・マネージメントへと拡大し続けました。

当社の進化に沿って、アナログ・ダイアログのキャッチフレーズや内容も変遷を遂げました。1967 年の創刊時、本誌のキャッチフレーズは「オペアンプ技術に関する意見交換のための情報誌」というものでした。つまり、オペアンプを中心とする当時の取り組みを反映していたということです。

しかし、1969 年にはキャッチフレーズが「アナログ回路技術に関する意見交換のための情報誌」に変更されました。当社事業の対象分野が、コンバータ製品やその他のアナログ機能回路へと多角化したからです。

創刊当時のアナログ・ダイアログを 手にするXR a y S t a t a

初代編集者

Ray Stata は、アナログ・デバイセズの取締役会長です。1965 年に設立された当社の共同創設者でもあります。アナログ・ダイアログを創刊したのは、創業から間もないX1967 年のことです。技術者のための情報リソースとして、これまで、製品の情報、業界の動向に関する考察、アナログ／デジタル回路の設計に関する洞察を提供してきました。アナログ・ダイアログの初代編集者として、Stata は本誌の構想と方向性を定めました。それらは、半世紀を経て今なお本誌を導く指針となっています。

Analog Dialogue Volume 51 Number 24

1967

Ray Stata がオペアンプの仕様の基準を確立した記事です。アナログ・ダイアログは、後にアナログ/ミックスドシグナル業界で最も長く存続する技術情報誌になりましたが、その礎を築いた記事だとも言えます。

記事を読む

オペアンプの仕様を適用／測定するためのユーザーズ・ガイド（英語）1967 年 9 月、Vol 1 # 3著者: Ray Stata

「AD520」という新たな種類のアンプの特集記事です。XX画期的なXFET 入力を備えており、計装アンプの業界標準XX

とも言える製品になりました。記事を読む

アナログ・ダイアログ

の特選記事記事全文は、 analog.com/jp/analog-dialogue で

19721972 年に開発された

シングルチップの差動計装アンプ: 高い入力インピーダンス、単一抵抗による ゲイン調整、調整可能な出力バイアス、出力電流検出が特長（英語）

1972 年 3 月、Vol 6 # 1 著者: Heinrich Krabbe

コンバータ製品を実現するための主要技術としてXCMOS （相補型金属酸化膜半導体）が取り上げられています。

記事を読む

10 ビットの モノリシックCMOS D/A コンバータ（英語）1974 年 3 月、Vol 8 # 1著者: Jim Cecil/Jerry Whitmore

1974

Analog Dialogue Volume 51 Number 2 5

1983

1983 年3 月、Vol 17 # 1著者: John Oxaal

DSP のビルディング・ブロックを紹介しています。今日のDSP が誕生したということです。

記事を読む

低消費電力のデジタル信号処理用XIC: フィルタリング／FFT／相関／平均化など 多数の機能を搭載。8 × 8 と 16 × 16 の乗算

器/積和演算器、消費 電力はX175 mW 未満 （英語）

1987

2S81 は回転シャフトの位置の検出に使用するモノリシックのXS/D コンバータです。1987 年に開発されま した。

記事を読む

レゾルバとコンピュータを接続する12 ビット出力のインターフェース・チップ「2S81」: 高精度、シンプル、低コスト。最大で 毎秒X260 回の回転に対応し、速度出力も装備（英語） 1987 年 2 月、Vol 21 # 1著者: Richard Parker

1990TrimDACTM により、 電子的な調整が容易に: ポテンショメータに代わるものとして、電圧／ゲインをデジタルで設定可能。シリアル駆動によってピン数も抑えられています。手作業のトリムはもう古い？ （英語）

1990 年 7 月、Vol 24 # 3 著者: Walter Heinzer/Joe Buxton

機械式ポテンショメータを終焉に向かわせる技術だったのかもしれません。

記事を読む

Analog Dialogue Volume 51 Number 26

シングルチップの DDS vs. アナログXPLL: 低消費電力、低価格、 小型の完全なXDDS チップ。DAC を内蔵し、 優れたAC 性能を発揮 （英語）

1996 年 7 月、Vol 30 # 3著者: Jim Surber/Leo McHugh

1996

RC 発振器を置き換えることを目的としたXDDS（ダイレクト・デジタル・シンセサイザ）が登場しました。

記事を読む

マルチキャリア対応の 無線トランシーバ・チップセット「SoftCellTM」、ダイレクト・コンバージョン対応の無線チップセット「Othello®」、 RF IC パワー検出器「TruPwrTM」に ついて解説しています。

記事を読む

Othello: IF 段を不要にする新たなダイレクト・コンバージョン対応無線チップ（英語）1999 年 11 月、Vol 33 著者: Daniel E. Fague

1994

映画「ジョーズ」の公開から20 年近くが経ちました。今度は、SHARC®（Super Harvard Architecture Computer）と名付けられたX32 ビット浮動小数点XXDSP が、デジタル信号処理の 世界にセンセーションを巻き 起こしました。記事を読む

メモリ、相互接続性、性能の面で優位性を 持つ浮動小数点XDSP: シングルプロセッサ、マルチプロセッサのどちらのアプリケーションにも対応可能。SHARC は上位互換性も備えています (英語）

1994 年 7 月、Vol 28 # 3著者: Bill Schweber

1999

Analog Dialogue Volume 51 Number 2 7

抵抗膜方式タッチ・スクリーンの制御用XADC「AD7873」、 PDA の課題を克服(英語）

2001

2001 年 8 月、Vol 35 著者: Paul Kearney

アナログ・デバイセズのタッチ・スクリーン用ADC は、非接触型のジェスチャ制御に向けた最初の一歩でした。

記事を読む

アナログ・デバイセズは、フォトカプラを使用しない絶縁方法という画期的な技術を開発しました。本稿では、この技術について解説しています。

記事を読む

デジタル絶縁により、難易度の高い設計上の課題をコンパクトかつ低コストで解決(英語）2006 年 12 月、Vol 40 # 4 著者: David Krakauer

2006

2006

アナログ・ダイアログの 2 人の著者が、ダブル・トランス構成における不平衡と、それが広帯域アプリケーションで使用するXADC に及ぼす影響について解説しています。

記事を読む

広帯域対応のADCを使用するフロント・

エンドの設計、ダブル・トランス構成の

使いどころを知る（英語） 2006 年 7 月、Vol 40 # 3著者: Rob Reeder/Ramya Ramachandran

1999

Analog Dialogue Volume 51 Number 28

加速度センサー: ファンタジーと現実 Analog Dialogue 43-05著者: Harvey Weinberg

2009

iMEMS® ファミリーの加速度センサーはどのように活用すればよいのでしょうか。本稿では、いくつかのアイデアを、現実的なもの、ファンタジー、夢物語に分類して示しています。記事を読む

20 ビットのXDAC の精度は最大でX1 ppm になります。 精度については限界に達したと言えるのでしょうか。

記事を読む

20 ビットのDAC は、最も使いやすい 1 ppm 精度の電圧源Analog Dialogue 44-04著者: Maurice Egan

2010

2013

18 ビットの分解能と10 MSPS のサンプル・レートに対応するSAR（逐次比較型）ADC。その登場は記憶に新しく、非常に強い印象をもたらしました。 記事を読む

逐次比較型のXADC: 最初の変換の有効性を保証する（英語）

2013 年 12 月、Vol 47 # 4著者: Steven Xie

Analog Dialogue Volume 51 Number 2 9

2014

2015

Analog Dialogue 49-09 著者: Di Pu/Andrei Cozma/Tom Hill

概念設計と実際に動作する回路の設計までの間には、大きなギャップが存在します。そのギャップを埋めるための手順を、4 つのステップに分けて説明します。

記事を読む

製造までのX4 つのステップ: モデル・ベース設計で実現するソフトウェア無線（Part 1）

ローリスク、ハイリターンを実現する新たなシミュレーション・ツール群を紹介しています。

記事を読む

迅速な事前評価を可能にする ADC モデリング ・ツールAnalog Dialogue 48-11著者: Umesh Jayamohan

2014

日常生活に不可欠なデバイスは、モバイル型からウェアラブル型へと移行しています。

記事を読む

ウェアラブル 機器による生体情報／活動レベルの

監視:健康監視の手段は ウェアラブル機器へ

と移行

Analog Dialogue 48-12 著者: Jan-Hein Broeders

Visit analogdialogue.com

Volume 51, Number 1 , 2017 Your Engineering Resource for Innovative Design

High Definition, Low Delay, SDR-Based Video Transmission in UAV Applications

Improving Precision Data Acquisition Signal Chain Density Using SiP Technology

Understanding and Extending Safety Operation in a Sigma-Delta ADC

Passive Intermodulation (PIM) Effects in Base Stations: Understanding the Challenges and Solutions

Analyzing and Managing the Impact of Supply Noise and Clock Jitter on High Speed DAC Phase Noise

4

9

20

25

30

15 Complex RF Mixers, Zero-IF Architecture, and Advanced Algorithms: The Black Magic in Next-Generation SDR Transceivers

現在、SiP（System in Package）の考え方は、多くのアナログICにも適用されています。それにより、いくつかの大きなメリットが得られるようになっています。記事を読む

SiP を採用したデータ ・アクイジション用XIC、高精度のシグナル・チェーンの実装密度を向上Analog Dialogue 51-01 著者: Ryan Curran

2017

記事全文は、 analog.com/jp/analog-dialogue で

Analog Dialogue Volume 51 Number 210

超低消費電力で柔軟性の高い心電計向けフロント

エンド IC、IoT エッジでの信号処理など別の用途でも威力を発揮著者: David Plourde

Share on

は、外付けのコンデンサと抵抗を使って積分器を構成しています。そのクロスオーバー周波数は、外付けの抵抗とコンデンサの値で決まります。このX H PA により、HPDRIVE ピンの電圧は、HPSENSE ピンとX IA OUT

をリファレンス電圧に維持するように駆動されます。この回路はX1 次のハイパス・フィルタとして機能します。そのカットオフ周波数は以下の式で求められます。

fc =

1002RC

高い診断の質が求められるX ECG の場合、一般にカットオフ周波数はX 0 .05 Hz に設定されます。ただ、フィットネスの用途のように心拍数を検出するだけでよいのならX 7 Hz で十分でしょう。このハイパス・フィルタにより、ECG における高周波の信号は増幅されます（1 mV ～ 2 mV）。同時に、（電極と皮膚の接触に起因する）大きなXDC ハーフセル電位を除去し、心拍数の測定に伴う低周波のベースラインの揺らぎを抑えるという課題が解決されます。また、 IA の入力部でXDC ハーフセル電圧（最大X300 mV）が除去される構造になっているため、高いゲインを実現できます。さらに、 IA のオフセットとオフセット・ドリフトを除去する効果も得られます。リファレンスを基準としてXHPDRIVE ピンを観測すると、入力オフセットの反転値を自動的に補正した値が確認できます。

HPSENSEHPDRIVE

外付け

+VS–

–

–

+

+VS

–IN+IN

C R

IA OUT

Ref

RefRfb

IA

HPA

チップ内

Rg

+

+

図X 1 . シングルリードのXE C G 向けフロントエンド I C の ブロック図。内部回路を簡略化して示しています。

電力効率に優れるシグナル・コンディショニング用のXI C が必要になった場合、いくつもの製品のデータシートを参照することになるでしょう。その結果、電源電流がX 100 μA 未満の製品はほとんど見当たらないことに気づくはずです。それに加えて、パッケージも小さい製品となると、市場にはほとんど出回っていないというのが現実です。現在、多くのワイヤレス・センサー・ネットワークでは、電池の寿命を延伸させることと基板面積を小さく抑えることが非常に重要な要件となっています。そうした中で、そもそも選択肢が存在しないという状況に直面するわけですから、システム設計者は苛立ちを禁じ得ないはずです。実際、 IoT（ In te rne t o f Th ings）のエッジ・ノードで使用するために低消費電力の製品を検索したとしても、アナログ・フロントエンドX IC ですら見当たらないかもしれません。ここで言うアナログ・フロントエンド IC とは、ウェアラブル型の心拍計などで使用されるのと同じような IC のことです。仮に候補が見つかったとしても、特定の用途にあまりにも特化していて、採用には至らないことが少なくないはずです。しかし、アナログ・デバイセズが提供する心電計（ECG）向けフロントエンドX IC「AD8233」であれば、 IoT のエッジ・ノードをはじめとする他の用途でも有力な候補になり得るはずです。なぜなら、同 IC の電源電流はわずかX50 μA に抑えられていることに加え、2 mm × 1 .7 mm のXWLCSP という小型のパッケージを採用しているからです。A D 8 2 3 3 の基本的な構成要素は1つの計装アンプ（ IA: Ins t rumen ta t ion Ampl i f i e r）と複数のオペアンプです。また、超低消費電力の信号処理用回路として複数種の形態に構成可能な柔軟性の高いアーキテクチャを備えています。そのため、ヘルスケアやフィットネス以外の分野でも利用できます。

図X 1 に、シングルリードのX ECG 向けフロントエンド IC であるX AD8233 のブロック図を簡略化して示しました。ご覧のように、この IC はX1 つのXIA を内蔵しています。このXIA 単体の伝達関数は以下のように表されます。

=IAOUT (VIN) + Ref1 +

RfbRg

このフロントエンド IC の場合、ゲインはX 100 で固定です。 IA のリファレンスは、ハイパス・アンプ（HPA: H igh -pas s Ampl i f i e r）が駆動します。HPA の入力にはIA OUT をフィードバックしています。また、この部分に

Analog Dialogue Volume 51 Number 2 11

この IC は、元々はXECG アプリケーションをターゲットとして設計されたものです。ただ、消費電力が少なくサイズが小さいため、低周波の小信号を増幅したい任意のアプリケーションで利用できる可能性があります。

その例としては、電磁式の流量計といった用途が挙げられます。DC 測定が必要な場合にも、わずかに変更を加えるだけで対応できます。図X2 に示すのは、ゲインがX100 に固定されたXDC 結合型のXIA です。図X1 から外付けの抵抗とコンデンサを取り除き、HPSENSE とHPDRIVE の間を短絡してXHPA をユニティゲイン・バッファとして使用しています。このような変更を加えても、 IA のリファレンスにはリファレンス電圧が設定されます。なお、この使い方では、 I A のオフセット電圧について考慮する必要があります。

HPSENSEHPDRIVE

外付け

+VS–

–

–

+

+VS

–IN+IN

IA OUT

Ref

RefRfb

IA

HPA

チップ内

Rg

+

+

図X 2 . ゲインがX 1 0 0 に固定されたXD C 結合型のX I A

ゲインがX100 では高すぎる、またはX1 kHzの帯域幅では狭すぎるという場合には、図X3 のように回路を変更することで対処できます。この方法では、HPA を反転アンプとして使用します。IA OUT を入力にフィードバックしており、ゲインはX -R2/R1 となります。伝達関数は、簡素化すると次のようになります。

=IAOUT + Ref+

VIN

1100

R2R1

HPA を減衰器として構成すれば（R2 < R1とする）、ゲインをX 100 以下に設定できます。差動入力がX 300 mV までに制限されていることと、回路の安定性を保たなければならないことを考慮すると、ゲインはX 10 未満に設定するべきではありません。表X1 に、適切なゲイン設定の例をまとめます。

表X1. DC 結合型XIA のゲインと帯域幅の設定例

R2 R1 ゲイン 帯域幅

ショート オープン 100 1.2 kHz

10 kΩ 1 MΩ 50 2.4 kHz

40 kΩ 1 MΩ 20 6.5 kHz

90 kΩ 1 MΩ 10 15.2 kHz

HPSENSEHPDRIVE

外付け

+VS–

–

–

+

+VS

–IN+IN

R2 R1

IA OUT

Ref

RefRfb

IA

HPA

チップ内

Rg

+

+

図X 3 . ゲインと帯域幅を調整可能なXD C 結合型X I A

DC 精度が重要である場合、 IA のゲインはX 100 のままで、図X4 に示すように回路を変更するとよいでしょう。これにより、 IA ならびに接続される任意のセンサーのオフセットを補償することができます。このような変更を加えた場合、伝達関数は以下のようになります。

IAOUT = 100 VIN – VTUNE + RefR2

R1

上の式において、V TUNE はオフセット電圧の補正に使用するソース電圧です。このソース電圧としては、例えばマイクロコントローラからのXPWM 信号にフィルタをかけた電圧を使用することができます。あるいは、消費電力の少ないX D/A コンバータ（DAC）で直接駆動することも可能です。この方法でも、HPA はゲインがX -R2/R1 の反転アンプとして構成されています。これは、オフセットの補正範囲や分解能をさらに調整するために使用できます。V IN をX 2 つの成分に分割し、上の式に代入すると、伝達関数は次のようになります。

IAOUT = (100) VSIGNAL + Ref

VIN = VSIGNAL + VOS

VOS = VTUNER2R1

トータルのオフセットは、センサーを接続した状態でV S I G N A L を印加しないという条件下で補償できます。リファレンスを基準にしてX IA OUT を測定し、電圧が十分にゼロに近づくまで（R2/R1）V TUNE を調整するだけです。

HPSENSEHPDRIVE

外付け VTUNE

+VS–

–

–

+

+VS

–IN+IN

R2 R1

IA OUT

Ref

RefRfb

IA

HPA

チップ内

Rg

+

+

図X 4 . オフセット補償機能付きのXD C 結合型X I A

Analog Dialogue Volume 51 Number 212

ここまで、E C G 向けのフロントエンド・ソリューションであるX AD8233 の内部回路を簡略化して説明を進めてきました。ただ、これを実際に低消費電力のX IoT 設計に適用する場合、その他の部分についても理解しておく必要があります。そこで、図X 5 にはX A D 82 3 3 のより詳細な回路を示しました。この図のとおり、オペアンプX A 1 の各端子には何も接続されていません。通常、このX A1 は、 IA の後段にゲイン／フィルタを追加したい場合に使用されます。このオペアンプは他のセンサー・アプリケーションでも有効に活用できる可能性があります。また、オペアンプX A2 は、ECG ソリューションにおいては右脚駆動（R L D : R i g h t L e g D r i v e）アンプとして使用されます。 I A の入力コモン・モード電圧をバッファした後の値がX A 2 の反転入力に現れます （以下参照）。

VCM ~

+IN + –IN2

通常、A2 はX RLDFB ピンとX RLD ピンの間にコンデンサを配置して積分器として使用されます。R L D ピンによってX3 つ目の電極を駆動することにより、回路全体のXCMRR が改善されます。なお、このアンプが不要な場合（有用な回路を構成できない場合）、デジタル入力ピンであるXRLDSDNXをXグラウンドに接続し、RLD ピンとXRLDFB ピンはフローティングとして、このアンプをパワーダウンの状態にしておくとよいでしょう。

+VS

HPSENSEHPDRIVE

+VS

+VS

+VS

REF OUT +VS GND

Ref

REF INRLDFB

デジタルI/O

–

–

–

+

–

+

–

+

+VS

–IN

+IN

RLD

IAOUT OPAMP+ OPAMP–

AD8233

SW

Ref

Ref

VCM

OU

T

RefRfb

IA

A1

–

+

A3A2

HPA

Rg

+

+

FRLO

DAC

/DC

SDN

RLD

SDN

図X 5 . E C G 向けのフロントエンドX I C。消費電力の少ない シグナル・コンディショニング機能を統合しています。

3 つ目のオペアンプX A3 は、REF OUT によってオンチップ／オフチップのリファレンス電圧を駆動する内蔵リファレンス・バッファです。通常、REF IN はX +Vs/2 に設定されます。単電源のX+Vs としてはX 1.7 V ～ 3 .5 V を使用できます。図X 6 に示すように、10 MΩ の抵抗をX 2 本使ってX+Vs と GND の間に分圧器を構成すれば、低消費電力のソリューションを簡単に実現できます。また、XREFIN とXGND の間にコンデンサを追加することにより、ノイズが低減されます。なお、REF IN はXA/D コンバータ（ADC）のリファレンスで駆動することができます。また、REF IN はX IA の出力をレベルシフトするために使用することも可能です。

+VS

+VS

GND

REF OUT

Ref

REF IN

チップ内

外付け10 M

10 M

C

–

+

A3

図X6. 低消費電力のリファレンス

デジタル入力ピンであるX FR は、高速回復機能の制御に使用します。この機能は、図X 1 のようなX AC 結合回路を使用する場合に有用です。 IC を起動する際や、入力にXDC ステップが生じる場合には、外付けのコンデンサを充電するための時間がかかります。このような場合、積分器がセトリングするまでX IA は飽和します。高速回復機能はこの状態を自動的に検出し、内蔵スイッチを制御することにより、小さな内蔵抵抗を、一定の時間だけ外付けの抵抗に並列に接続します。それにより、セトリング時間が大幅に短縮されます。SW ピンは、2 つ目の外付けハイパス・フィルタを、必要に応じて高速にセトリングするために使用されます。

デジタル入力ピンであるAC/DCは、ECG アプリケーションで使われるリード・オフ検出方法を決定するために使用します。また、このピンは、入力ピンとセンサーの断線検出にも利用できます。正しく構成すれば、デジタル出力ピンであるXLOD によって、 IA のいずれかの入力ピンとセンサーの間の断線を把握することができます。

AD8233 は小型な製品であり、動作時の消費電力が少なく抑えられています。加えて、電源電流をX 1 μA 未満に削減するためのシャットダウン用のピン（SDN）を備えています。これは、センサーによる測定が頻繁に行われるわけではない場合に便利な機能であり、電池の寿命を大幅に延伸させることができます。なお、断線の検出はシャットダウン・モードでも機能し続けます。

AD8233 の全容を把握したところで、続いては別のセンサー・アプリケーションに使用する場合の構成例を紹介します。表X 2 に、ECG とは異なる用途で利用する場合の基本的な設定例を示しました。

表X2. AD8233 をXECG 以外のアプリケーションで使用する

場合の基本的な設定例

ピン 設定

+Vs とXGND の 電位差

電池またはレギュレータからの電圧 （1.7V ～ 3.5V）

REFIN +Vs/2 に設定（図X6 を参照）

+IN, –IN センサーに接続（公称XVcm: +Vs/2）

HPSENSE, HPDRIVE, IAOUT

図X1 ～ 4 を参照

RLD, RLDFB, SW, LOD フローティング

FR, AC/DC, RLSDN GND に接続

SDN アクティブ時はX+Vs に接続、 シャットダウン時にはXGND に接続

OPAMP+, OPAMP–, OUT

柔軟に使用可能（IA の後段に ゲイン／フィルタを追加するなど）

REFOUTA1、ADC、マイクロコントローラ用の

外部リファレンス

Analog Dialogue Volume 51 Number 2 13

+VS

HPSENSE

AD5061

HPDRIVE

+VS

+VS

+VS

REF OUT

+VS

3 V3 V

GND

GND

3 V

GND

GND

GND

3 V

GPIO

GND

GNDGND

Ref

REF IN

RLDFB

DigitalI/Os

–

–

–

+

–

+

–

+

+VS

–IN

+INホイートストン・ブリッジ

ブリッジのオフセット

RLD

IA OUT OPAMP+ OPAMP–

AD8233

SW

Ref

Ref

VCM

OUT

RefRfb

IA

A1 ADC

ADuCM3029

–

+

A3A2

HPA

Rg

+

+

FR

AC/DC

SDN

RLDSDN

LOD

GND

10 M

10 M

C

R2 R1

GND

3 V

Vtune

R

C

図 7 . 低消費電力の圧力センサー回路

AD8233 を利用可能な IoT のエッジ・ノード・アプ

リケーション

図X4 では、ゲインがX100 に固定でオフセット補正機能を備える回路を示しました。この構成が役に立つ良い例が、ホイートストン・ブリッジをベースとする圧力センサー回路です。図X7 に示すように、同ブリッジによって、入力コモン・モード電圧をX+Vs/2 に設定します。測定範囲と必要な電流量にもよりますが、ブリッジはX REF OUT によって駆動するか、未使用のオペアンプで駆動します。そうすれば、シャットダウン時にはブリッジでも無駄に電流を消費しないようにすることができます。図X 7 で使用している「AD5601」は、低消費電力（電源電圧がX 3 V の場合の消費電流がX60 μA）のXDAC です。これもシャットダウン用のピンを備えており、SC70 という小型のパッケージを採用しています。これらの特徴から、ブリッジとX IA のオフセットを補正する用途に最適です。オペアンプXA1 は、プレースホルダー・バッファとして自由に使用できます。例えば、ゲイン段を追加したり、ノイズやX 60 Hz の周波数成分を除去するフィルタを構成したりすることが可能です。図X 7 の例では、このアンプの出力によって「ADuCM3029」が内蔵するX ADC を駆動しています。

A D u C M 3 0 2 9 は、「A R M ®C o r t e x ®- M 3」をベースとするマイクロコントローラです。消費電力が極めて少なく、W L C S P という小型のパッケージでも提供されています。A D 8 2 3 3 が備えるシャットダウン用のピンはADuCM3029のGPIO を使って制御できます。

図X4 の回路を利用できるもうX1 つの例として、熱電対による温度測定のアプリケーションが挙げられます。K タイプの熱電対は、広い温度範囲に対してほぼ線形の特性を示します。ゼーベック係数は室温（25）で約X 41 μV/Xです。基準接点または冷接点が補償されていれば、 IA は測温接点で得た値を増幅して出力（約X 4.1 mV/）します（より正確な値については、NIST が提供している表を参照してください）。熱電対は、測温接点と基準接点の差を出力するので、基準接点のドリフトを補正する必要があります。

まず、予想される基準接点の温度範囲を定めます。続いて、NIST の表を使用し、予想されるドリフトを求めます。例えば、以下のような具合です。

0°C to 50°C: = 40.46 µV/°C2.023 mV – 0 mV

50°C

25°C to 100°C: = 41.28 µV/°C4.096 mV – 1 mV

75°C

Analog Dialogue Volume 51 Number 214

正確な温度センサーを基準接点に配置し、結果をX V TUNE にフィードバックしてX -R2/R1 で調整することにより、正確にドリフトを補正することができます。温度センサーのドリフトは必ず負の値にすることに注意してください。あるいは、 I A の出力で正のドリフトが得られるようにX IA の入力を入れ替えます。オフセットとドリフトの補正処理を分離するには、サミング・ノードで回路を分割します。その場合、オフセットはX -R2/R3 を介してXV TUNE2 で固定になります。変更後の伝達関数は以下のようになります。

VIN = VMEASTC – VREFTC

+ VOSIA

IAOUT = 100 VIN – VTUNE – VTUNE2 + Ref R2R1

R2

R3

変更後の回路を図X 8 に示しました。入力コモン・モード電圧は、+INに接続されたX 10 MΩ のプルアップ抵抗とX- IN に接続されたX10 MΩ のプルダウン抵抗によってX+Vs/2 に設定されます。この構成では、断線時にX+IN がX+Vs に引き上げられるため、AD8233 のリード・オフ検出機能を使用することができます。検出はX LOD ピンで行います。A D 8 2 3 3 はX R F I（無線周波数干渉）フィルタも内蔵しています。そのため、熱電対からの高周波成分にも対応可能です。入力に直列に抵抗を追加することによって、カットオフ周波数を下げることができます。

HPSENSEHPDRIVE

外付けR2 R3

R1

+VS–

–

–

+

+VS

–IN

+IN

熱電対のワイヤ

温度センサー

IA OUT

VTUNE

VTUNE2 (VOS )

Ref

RefRfb

IA

HPA

チップ内

Rg

+

+

VREFVMEAS 10 M

GND

10 M

+VS

図X 8 . 基準接点の補償機能と断線検出機能を 備える熱電対回路

まとめ

本稿で説明したように、AD8233 は、単なるX ECG 向けフロントエンドにはとどまらない機能を備えています。同 IC は、動作時の消費電流が少なく（50 μA）、2 mm × 1 .7 mm のX WLCSP という小型のパッケージを採用しています。また、シャットダウン用のピンを備えるとともに、柔軟な構成が可能であるといったいくつかの特徴を併せ持ちます。そのため、これを利用すれば、小型かつ軽量で電池の寿命を延伸可能な設計が行えます。IoT やワイヤレス・センサー・ネットワークといった消費電力の低減を求められる設計に携わる際には、ぜひXAD8233 を候補の1つとして取り上げてください。そのうえで、この IC を利用することによってどのような回路を実装できるか検討してみてください。システムの電池寿命は、その検討を行うか否かにかかっているかもしれません。

関連資料

Gustavo Cas t ro、Scot t Hunt「ブリッジ・センサーの設計をスムーズに行う方法」Analog Dialogue 48-01、2014 年

Matthew-Duff、Joseph Towey「熱電対の簡便性、精度、フレキシビリティを利用して温度を測定するX 2 つの方法」 Analog Dia logue 44-10、2010 年

I TS -90 Table for Ty pe K T he r mocouple（タイプXK の熱電対に関するITS -90の表）

著者 : Dav id P lou rde（dav id .p lou rde@ana log . com）は、アナログ・デバイセズでアナログX IC の設計を担当する技術者です。米マサチューセッツ州ウィルミントンに拠点を置くX Linear and Prec is ion Technology グループに所属しています。主に、ヘルスケア分野を対象とする低消費電力の設計やシステム・レベルのソリューションなどに携わっています。ウースター工科大学で学士号と修士号を取得後、製品／テスト技術者としてX2006 年に入社しました。

David Plourde

Analog Dialogue Volume 51 Number 2 15

高精度 ADC 用のシグナル・チェーンに生じる 固定周波数のスプリアス、その解析と対策著者: Steven Xie

Share on

するスプリアスは、ADC の高調波性能や非線形性能が原因で発生します。一方、固定周波数のスプリアスは、電源、外部リファレンス、デジタル・インターフェース、外部の干渉などが原因で発生します。本稿では、固定周波数のスプリアスを取り上げます。個々のアプリケーションにおいて、この種のスプリアスを低減したり完全に回避したりすることで、シグナル・チェーンの性能を最大化することが可能になります。

オンボードの DC/DC 電源のノイズによって発生す

るスプリアス

一般に、LDO（低ドロップアウト）レギュレータは、スイッチング方式のXDC/DC レギュレータよりもリップル・ノイズが小さく抑えられます。そのため、高精度の計測システムで使われる高精度のX ADC 向けに、ノイズの少ない電源レールを生成する目的でよく使用されます。それに対し、固定周波数／PWM（パルス幅変調）方式のスイッチング・レギュレータでは、通常、固定周波数（数十kHz ～ 数MHz）のスイッチング・リップルが発生します。固定周波数におけるノイズは、ADC のXPSRR 機構によって低減されつつも、少なからず漏れ込み、最終的にはXADC の出力コードの中に入り込みます。

予算や基板面積に対する制約から、高精度のXADC を使用するアプリケーションで、スイッチング・レギュレータを選択する設計者もいるでしょう。そうした場合でも、シグナル・チェーンに求められる性能は満たさなければなりません。そのためには、ADC のノイズ・フロアより必ず低くなるようにリップル・ノイズを制限したり、PSRR の高いX ADC を選択したりする必要があります。さもなければ、ADC の出力スペクトルを見ると、スイッチング周波数の位置にスプリアスが発生し、シグナル・チェーンのダイナミック・レンジが低下してしまうことになります。

「A D 7 6 1 6」は、分解能がX 16X ビットの電力線監視用XDAS（Data Acquisi t ion System）IC です。16 チャンネルを備えており、デュアル同期サンプリングに対応します。また、PSRR が非常に高く、スイッチング・リップルを効果的に除去／減衰することができます。例えば、AD7616 のXV CC をX5 V、入力レンジをX±10 Vとし、100 kHzにおけるリップル・ノイズがX 100 mV p-p のスイッチング・レギュレータを使用したとします。

その場合、リップル・ノイズによって出力デジタル・コードに入り込むノイズは、次式で表すことができます。

= 3.98 µV（0.013 LSB）100 mV p–p

88 dB2010

はじめに

昨今の逐次比較型X A/D コンバータ（SAR DAC）やX ΣΔ 型 A/D コンバータ（ΣΔ ADC）は、高い分解能を備えており、ノイズが非常に小さく抑えられています。しかし、多くのシステム設計者は、それらを使用する際、データシートに記載されているのと同等のXS/N 比が得られるようにするために、非常に苦労しています。最高のスプリアスフリー・ダイナミック・レンジ（S F D R）を得るのは （言い換えれば、システムのシグナル・チェーンにおいてスプリアスの存在しない、きれいなノイズ・フロアを得るのは）、困難なことであるかもしれません。スプリアスは、ADC の周辺に存在する不適切な回路によって引き起こされることがあります。また、厳しい動作環境における外部からの干渉に起因して発生することもあります。

本稿では、高分解能、高精度のX ADC を使用するアプリケーションにおいて生じるスプリアスの問題を取り上げます。具体的には、スプリアスが発生する根本原因を特定する方法と、その問題を解決する方法を提案します。それらの手法により、最終的なシステムのX EMC（電磁両立性）性能と信頼性を向上することが可能になります。

本稿では、以下に示すX5 つのアプリケーションの例を取り上げます。

XX コントローラ・ボードのXDC/DC 電源からの放射によって生じるスプリアス

XX 外部リファレンスを介して、AC/DC アダプタのノイズが混入することで生じるスプリアス

XX アナログ入力ケーブルによって発生するスプリアス

XX アナログ入力ケーブルで結合した干渉によって発生するスプリアス

XX 部屋の照明によって発生するスプリアス

これらについて、スプリアスを削減するための対策方法について具体的に述べます。

スプリアスと SFDRご存じのように、SFDR は、強い干渉信号が存在してもそれと区別できる最小の電力信号を表す指標です。通常、高分解能／高精度のX ADC の場合、SFDR は基本周波数と、そのX 2 次高調波またはX 3 次高調波の間のダイナミック・レンジとなります。しかし、個々のシステムにおける他の要因によって発生し、SFDR 性能を制限するスプリアスも存在します。

スプリアスは、入力信号の周波数に依存するものと固定周波数のものに分類できます。入力信号の周波数に依存

Analog Dialogue Volume 51 Number 216

1 6 ビットのX A D C において、出力に現れるこのノイズは、極めて低いレベルであると言えます。このように、PSRR 性能の高いX ADC を選択すれば、高精度の計測システムでもスイッチング・レギュレータを使用することができます。

40

50

60

70

80

90

100

110

120

130

0.1 1 10 100 1k

PSRR〔

dB〕

リップルの周波数〔kHz〕

± 10 V のレンジ± 5 V のレンジ± 2.5 V のレンジ

VCC に 100 mV p-p の正弦波を印加

図X 1 . リップルの周波数に対するXA D 7 6 16 のX P S R R

DC/DC 電源からの放射によって生じるスプリアス

PSRR の高いX ADC を選択すれば、高精度の計測システムでスイッチング・レギュレータを使用しても全く問題がないとは限りません。スイッチング・レギュレータのリップル・ノイズは、他の経路でX ADC が出力するデジタル・コードに入り込む可能性があります。

「A D 4 0 0 3」は、分解能がX 1 8 ビットで変換速度がX 2 MSPS（メガサンプル /秒）のX SAR ADC です。高速、高精度、低ノイズ、低消費電力であることを特徴とします。同XIC の評価用ボード「EVAL-AD4003FMCZ」を使用してX AC 性能のテストを実施したところ、277.5 kHz の周辺で約 -115 dBFS のスプリアスが観測されました。図X 2 に示すように、スプリアスとそのX 2 次高調波が発生しています。

0 200,000 400,000 600,000 800,000 999,996

周波数〔Hz〕

振幅〔

dB〕

0–20–40–60–80

–100–120–140–160–180–200

図X 2 . E VA L - A D 4 0 0 3 F M C Z で発生したスプリアス

この例では、まずXAD4003 の電源はスプリアスの発生原因ではないということが確認できました。

そこで、続いては、アナログ入力が原因でスプリアスが発生しているのか否かを特定するためのテストを実施しました。具体的には以下のような確認を行いました。

XX 差動アナログ入力のシグナル・コンディショニング回路を取り除いたところ、スプリアスは低下しました。

XX 狭帯域のXRC フィルタ（例えば、1 kΩ の抵抗とX10 nF のコンデンサを使用）をXAD4003 用のバッファ・アンプ「ADA4807-1」の前段に挿入したところ、スプリアスは低下しました。

これらの結果は、スプリアスの原因となるノイズがシグナル・コンディショニング回路を通過し、AD4003 のア

ナログ入力部に漏れ込んでいる可能性があることを示唆しています。次に、センサーからの出力を切断し、シグナル・コンディショニング回路を取り除いて、ADA4807-1 の非反転入力に接続されたコモン・モード電圧（V REF/2）だけを残しました。この場合のスプリアスは同じレベルのままでした。

このことから、EVAL-AD4003FMCZ のシグナル・チェーン周辺に干渉源があるのではないかと考えました。これについて確認するために、EVAL-AD4003FMCZ と、コントローラ・ボード「SDP-H1」上の複数個所を銅箔シールドで覆ってみました。すると、図3に示すように、SDP-H1 上のX DC/DC 電源を銅箔シールドで覆ったときに、スプリアスが消えることが確認できました。277 .5 kHz というスプリアスの周波数は、レギュレータ I C「A D P 2 3 2 3」にプログラムされたスイッチング周波数と一致していました。図X4 は、EVAL-AD7616SDZ のXGUI FFT で捉えた VADJ_FMC（3 .3V）のスイッチング周波数のパワーを示しています。

図X 3 . 銅箔シールドによりXVA D J _ F M C の インダクタXL 5 を覆っています。

270,281.606481 272500 275,000 277,500 280,000 282,500 284,773.9

周波数〔Hz〕

–180

–160

–140

–120

–100

–80

–60

–40

振幅〔

dBFS〕

図X 4 . E VA L A D 7 6 16 S D Z G U I F F T によって捉えた VA D J _ F M C（3 . 3 V）のスイッチング・リップル

D C / D C コンバータのスイッチング周波数における干渉は、8.2 μH のインダクタXL5 を発生源として生じていたという結論に達しました。この干渉は、バッファ・アンプであるXADA4807-1 の入力部でシグナル・チェーンに注入されます。その結果、AD4003 のアナログ入力に漏れ込んでいたのです。

DC/DC コンバータによって発生するこのスプリアスについては、次のような対策が考えられます。

X DC/DC コンバータのスイッチング周波数に対応する干渉を、設計目標を満たすレベルまで減衰させる （ノイズ・フロアに隠れるレベルまでスプリアスを抑える）必要があります。アプリケーションの帯域幅に問題がなければ、AD4003 の前段にローパス・フィルタを追加するという方法が考えられます。

Analog Dialogue Volume 51 Number 2 17

XX 新しいバージョンのXSDP-H1（BOM Rev1.4）を使用します。新バージョンでは、L5 としてシールド付きのインダクタが使用されています。放射による干渉のパワーが低減されるので、AD4003 の出力スペクトルに現れるスプリアスは大幅に低下します。

X VADJ_FMC の電圧レベルは、EVAL-AD4003FMCZ 上のXEEPROM によってプログラムできます。例えば、VADJ_FMC としてX2.5V といった低い電圧を使用することにより、スプリアスが生じなくなることも確認できました

外部リファレンスを介して結合した AC/DC アダプ

タのノイズによって生じるスプリアス

ADC は、DC リファレンス電圧を基準として、アナログ信号をデジタル・コードに変換します。そのため、DC リファレンスの入力部に存在するノイズは、ADC の出力であるデジタル・コードに直接入り込みます。

「AD7175-2」は、2/4（完全差動／擬似差動）チャンネルを備えるマルチプレクス型のXΣΔ ADC です。低域の入力信号をターゲットとしており、ノイズが小さく、セトリングが速いことを特徴とします。このXIC に対応する評価用ボード「EVAL-AD7175-2SDZ」のシグナル・チェーンについてテストを実施しました。その結果、60 kHz の付近にスプリアス群が見られました（図X5）。

0 20k 40k 60k 80k 100k 120k 140k

周波数〔Hz〕

振幅〔

dB〕

0

–20

–40

–60–80

–100

–120

–140–160

–180

–200

図X 5 . E VA L - A D 7 17 5 - 2 S D Z で発生したスプリアス群

AD7175-2 の電源とシグナル・コンディショニング回路について評価を行った結果、両者には特に問題がないことがわかりました。ただ、図X6 に示すように、AD7175-2 のリファレンス入力（5 V）は電圧リファレンスXIC「ADR445」から供給されています。そして、ADR445 には、評価用ボードに外付けされたXAD/DC アダプタからのX9 V DC が供給されています。そこで、このアダプタの代わりに、ベンチトップ型の電源モジュールを使用してX9 V DC を供給するようにしました。その結果、スプリアス群は生じなくなりました。ただし、60 kHz の位置に幅の狭いスプリアスが残っています。

オンボードのノイズのテスト

7 V ～ 9 VVIN

コンセント100 V ～ 240 V AC

47 Hz ～ 63 Hzスイッチング

電源

CS

SCLK

DIN

DOUT /RDY

ADP71185 V LDO

ADP71183.3 V LDO

ADR4455 V V REF

AD7175-2 の REFOUT ピンへ

AIN 0

AIN 1

AIN 3

AIN 4AV SS

クロスポイント・マルチプレクサ

AV DD

Σ-Δ ADC

温度センサー

AV SS

シリアル・インターフェースと制御

SYNC

Error

入力/出力制御

GPIO0 GPIO1

AV DD 1 AV DD 2

1.8 VLDO

REGCAPA IOV DD

1.8 VLDO

REGCAPD

DGND

バッファされた高精度のリファレンス

REF+REF–

リファレンス入力用のバッファ

アナログ入力用のバッファ

REF OUT

XTAL1 XTAL2/CLKIO

AD7175-2

INTREF

デジタル・フィルタ

ADP7182–VE LDOADM660

–2.5 VAV SS

Option

ADP7104（LDO）より

水晶と内蔵クロック発振回路

図X 6 . E VA L - A D 7 1 7 5 - 2 S D Z のブロック図

Analog Dialogue Volume 51 Number 218

0 20k 40k 60k 80k 100k 120k 140k

周波数〔Hz〕

振幅〔

dB〕

–10

–30

–50

–70

–90

–110

–130

–150

–170

–190

–210

図X 7. E VA L - A D 7 17 5 - 2 S D Z において、スプリアス群の ほとんどは消失しましたが、6 0 k H z のスプリアスだけが

残っています。

A D / D C アダプタはX 9 V を出力し、E VA L - A D 7 1 7 5 -2SDZ に対してX 320mA の電流を供給します。その状態で、EVAL-AD7616SDZ GUI FFT を使ってテストを実施しました。ADR445 の電源ピンにおいて、スイッチング周波数のパワーは、AD7616 の入力レベルがX±10 V の場合で約 -70 dBFS です。これは、AD7175-2 の入力レベルが ±5V である場合、6.325 mV p-pつまりは -64 dBFSになるということを意味します（以下参照）。

0 100000 200000 300000 400000 499938.964

周波数〔Hz〕

振幅〔

dBFS〕

–70

–90–80

–100–110–120–130–140–150–160–170

図X 8 . E VA L - A D 7 6 16 S D Z G U I F F T で捉えた VA D J _ F M C（3 . 3 V）のスイッチング・リップル

–70 dB2020 V × 10 = 6.325 mV p-p

= –64 dBFS6.325 mV p-p10 V

20 × log

このスイッチングによるリップル・ノイズは、AD7175-2 に漏れ込みます。ただ、以下に述べるように、ある程度減衰した結果が出力であるデジタル・コードに現れます。

X ADR445 のデータシートには、60 kHz におけるXPSRR がX49 dB と記載されています。

X ADR445 の出力インピーダンスは、60 kHz において約 4 .2 Ω です。4.8 μF のコンデンサと合わせると、さらに 18 dB の減衰が得られます。

X AD7175-2 はXs inc 5 + s inc 1 のデジタル・フィルタを備えています。これにより、出力データ・レートが256 kSPS（キロサンプル /秒）の場合、60 kHz においてさらに約X3 dBの減衰が得られます。

ここで算出した -134 dBFS という値は、図X 5 で示した -130 dBFS のスプリアス群のレベル（幅の狭い最大のスプリアスは除く）と非常に近い値です。このことから、スプリアス群は、ADR445 を介し、AC/DC アダプタのスイッチング・リップルが漏れ込んだことによって発生したことがわかります。最後に残った幅の狭いスプリアスについては、後ほど解決策を示します。

–64 dBFS – 49 dB – 18 dB – 3 dB = –134 dBFS

シグナル・チェーンに注入された干渉によって生じ

るスプリアス

一般に、ハードウェア・システムには、センサーから高精度X ADC の入力までの間に長いシグナル・チェーンが存在します。このシグナル・チェーンには、接続用のケーブル、コネクタ、ワイヤ、スケーリング／コンディショニング用の回路、ADC 用のドライバなどが含まれます。外部からの干渉は、高い可能性でアナログ入力シグナル・チェーンに入り込み、ADC にスプリアスを発生させます。

電源ケーブルからシグナル・チェーンへの干渉によ

って生じるスプリアス

上述したように、EVAL-AD7175-2SDZ のスペクトル出力には幅の狭いスプリアスが残っています。これについて調べていたとき、作業台で動作しているデジタル・オシロスコープの存在に気づきました。図X9 に示すように、このオシロスコープのX220 V のXAC 電源用ケーブル（黒色のケーブル）がXEVAL-AD7175-2SDZ のアナログ入力ケーブル（灰色のケーブル）と重なっていたのです。ここで、オシロスコープの電源をオフにしたり、電源ケーブルをアナログ入力ケーブルから離したりすると、60 kHz の幅の狭いスプリアスは生じなくなりました（図X10）。

システムのキャビネットでは、センサーから信号収集用ボードへのケーブルのルートに注意する必要があります。雑音に弱い低レベルのアナログ信号線は、多くの電流が流れる電源ラインから離しておくべきです。

図X 9 . オシロスコープの電源ケーブルが 原因でスプリアスが発生しています。

0 10k 20k 40k30k 50k 60k 70k 80k 90k 100k 110k 120k 130k

周波数〔Hz〕

振幅〔

dB〕

–10

–30

–50

–70

–90

–110

–130

–150

–170

–190–210

図X 1 0 . E VA L - A D 7 17 5 - 2 S D Z で発生していた スプリアスが全て取り除かれました。

Analog Dialogue Volume 51 Number 2 19

照明器具の放射によって生じるスプリアス

評価用ボード「EVAL-AD7960FMCZ」のテストを行っていたところ、FFT によって得られたスペクトル上にスプリアスが現れました。図X11 に示すように、スプリアスのレベルはX40 kHz において約 -130 dB でした。

このX 40 kHz という周波数は、EVAL-AD7960FMCZ やコントローラ・ボードであるXSDP-H1 に現れるどの信号の周波数とも異なりました。そこで、このスプリアスの発生源を見つけるための次のアプローチとして、外部干渉を生成するものが存在するケースに備えて作業台の片づけを行いました。その際、作業台のラックの蛍光灯を消したところ、スプリアスは発生しなくなりました。つまり、EVAL-AD7960FMCZ が蛍光灯の近くに置かれていたことから、40 kHz のスプリアスが強く現れていたということです。そこで、バッファ・アンプ「ADA4899-1」の前段にX RC フィルタ（例えば、1 kΩ、10 nF）を追加してみたところ、スプリアスが約X 10 dB 低下しました。このことは、蛍光灯がバッファ・アンプの非反転入力の前段で、シグナル・チェーンの経路に妨害波を放射していたということを意味します。

照明のある環境で動作しているシステムでは、フロント・エンド回路を覆うシールド・ケースを使用することで、放射による干渉を防ぎ、シグナル・チェーンの性能を最適化することができます。

0 500,000 100,0000 1,500,000 2,000,000 2,499,990

周波数〔Hz〕

振幅〔

dB〕

0–20–40–60–80

–100–120–140–160–180

図X 11 . 蛍光灯からの放射によって E VA L - A D 7 9 6 0 F M C Z で発生したスプリアス

図X 1 2 . E VA L - A D 7 9 6 0 F M C Z に近接する蛍光灯

長いアナログ入力ケーブルが原因で生じるスプリア

ス

EVAL-AD4003FMCZ の評価を行っている際、信号発生器（AP SY2712）を使用し、XLR マイクロホン・ケーブル（長さは約X2 m）を介してアナログ信号を入力していました。入力信号としては、ノイズとX THD の小さいサイン波を使用しました。このような方法で測定を行ったところ、700 kHz において約 -125 dB のレベルのスプリアスが現れました（図X13）。

このスプリアスについて調べている際に、以下に示すX3 つの解決方法を見つけました。

XX 長さがX2 m のXXLR マイクロホン・ケーブルをバイパスします。AP のバランス出力のXXLR オス・コネクタをインターポーザのXXLR メス・コネクタとショートさせます。

XX 信号源であるXSY2712 の出力インピーダンス Z-Out をX40 Ω からX600 Ω に設定します。

XX 狭帯域のXRC フィルタ（例えば、1 kΩ、10 nF）をAD4003 用のバッファ・アンプであるXADA4807-1 の前段に挿入します。それにより、スプリアスは低下します。

最終的に、信号源の出力インピーダンスの不整合と、長いX XLR ケーブルが、700 kHz でスプリアスが生じる原因であったという結論に至りました。

図X 1 3 . X L R ケーブルが原因で E VA L - A D 4 0 0 3 F M C Z 上に発生したスプリアス

図X 14 . 長いXX L R ケーブルによって E VA L - A D 4 0 0 3 F M C Z を駆動するXA P

まとめ

本稿では、システム・アプリケーションにおいて、高分解能／高精度のX ADC を使用した回路で発生するスプリアスの根本原因を特定するためのアプローチについて説明しました。5 つのアプリケーション例において、スプリアスを除去／削減するための対策について具体的に解説しました。また、スプリアスの算出方法についても触れたので、個々のアプリケーションにおける設計目標としてスプリアスのパワーのレベルを見積もる際に利用するとよいでしょう。

Analog Dialogue Volume 51 Number 220

著者 : S teven Xie（s teven .x ie@analog .com）は、2011 年 3 月からアナログ・デバイセズ 北京支社の中国デザイン・センターで製品アプリケーション・エンジニアとして業務に携わっています。中国全土を対象とし、SAR 型 ADC 製品の技術サポートを行っています。それ以前は、無線通信基地局向けのハードウェア設計を 4 年間にわたって担当していました。2007 年に北京航空航天大学で通信／情報システムに関する修士号を取得しています。

Steven Xie

参考資料 I a n B e a v e r s「U n d e r s t a n d i n g S p u r i o u s - F r e e D y n a m i c R a n g e i n Wi d e b a n d G S P S A D C s（広帯域に対応するXG S P S A D C のX S F D R について理解する）」 A n a l o g Devices、2014 年

A i n e M c C a r t h y「A D 7 1 7 5 - 2 の評価用キット」A n a l o g Devices

Pachchigar, Mai th i l「AD4003 の評価用キット」Analog Devices

A l a n Wa l s h「P o w e r i n g a P r e c i s i o n S A R A D C U s i n g A High Eff ic iency, Ul t ra low Power Swi tcher in Power Sens i t ive Appl ica t ions（消費電力が重要なアプリケーションにおいて、高効率、超低消費電力のスイッチを使用して高精度のX SAR ADC に電力を供給する）」Analog Devices、2016 年

謝辞

本稿の執筆に必要なテストに関して、アドバイスとサポートを提供していただいたX A l a n Wa l s h、 M a i t h i l Pachch iga r、Nandin Xu、 Jeson Zhu のX 4 氏（アナログ・デバイセズのアプリケーション・エンジニア）に深く感謝します。

この著者が執筆した 他の技術文書

高精度XADC 用のフィルタ設計における課題と検討事項

Analog Dialogue 50-04

Analog Dialogue Volume 51 Number 2 21

も可能になっています。一例としてX AD9680 を見てみましょう。これは、デュアルX 1 4 ビット、1 . 2 5 G S P S / 1GSPS/820MSPS/500MSPSのJESD204B A/D コンバータです。1.25 GSPS の最大サンプル・レートにおけるXADC のデータ・ストリームは以下のとおりです。

14 bits × 2 converter channels × 1.25 Gbps = 35 Gbps

データがこれだけの量になると、デジタル・データを抽出するために膨大な数のX LVDS（低電圧差動伝送）ルーティング・レーンが必要です。このように大きなスループットがより達成しやすくなるよう、JESD204B 規格が採用されました。JESD204B は高速のデータ伝送プロトコルで、十分な信号完全性を確保する方法の中から、8b/10b エンコーディングとスクランブリングを採用しています。JESD204B 規格の採用により、次のような合計スループットが達成されています。

16 bits × 2 converter channels × × 1.25 Gbps = 50 Gbps10

8( )JESD204B 規格を使用することで、データ・スループットをX4 つの高速シリアル・レーンに分割して、各レーンをX12.5 Gbps とすることができます。これを、ライン・レートが約X1 Gbps／レーンに制限されるXLVDS インターフェースと比較すると、LVDS では必要なチップはX28 ペア以上にもなります。

AD9680 のデータシートをざっと眺めるだけでも、リンクの設定に関する限り、極めて多くの要素が記載されていることが分かります。初期のX LVDS ADC は実装が容易でしたが、より新たな世代のX JESD204B ADC は、初期のものよりも少し複雑です。また、内部デジタル・ダウンコンバータ（DDC）のセットアップを考慮すると、さらに複雑になってしまいます。しかし、A D C のセットアップに関する要素は数多くあるものの、基本的にはX3 つのパラメータで決定されます。

L = JESD204B リンク1つあたりのレーン数

M = JESD204B リンク1つあたりのコンバータ数

F = JESD204B リンク内におけるデータ・フレーム 1 つあたりのオクテット数

質問:デュアルチャンネルの ADC を購入し、デジタル・ダウン・コンバータ（DDC）を構成しました。すると、今ここにはコンバータが 4 個存在するというではないですか。私が気づかなかっただけで、ADC を 1 個買うともう 1 個もらえるキャンペーン中だったのでしょうか。

回答:ごく初歩的でモノリシックなシリコン・ベースのXA/D コンバータ（ADC）が出現して以来、ADC は、半導体製造技術の進歩とともに急速に発展を遂げてきました。長年にわたり十分な進歩を遂げてきた半導体製造技術のおかげで、現在では、従来よりはるかに強力なデジタル処理機能を備えたX ADC を経済的に設計できるようになっています。初期のX ADC 設計では、エラー補正やデジタルドライバ以外に、デジタル回路を使用することはほとんどありませんでした。新しいファミリーを構成しているXGSPS（GigaSample Per Second）コンバータ（RF サンプリングXADC とも呼ばれる）は、高度なX65 nm CMOS 技術を使用することによって実現が可能になったもので、さらに多くのデジタル処理機能をパッケージ化してXADCの性能を向上させることができます。

サンプル・レート（GSPS の範囲）が高いため、非常に大きなペイロードのデータ（ビット／秒）を扱うこと

アナログ・デバイセズに寄せられた珍問／難問集 Issue 140あら不思議！DDC の魔法で ADC の仮想チャンネル数が 何倍にも

著者: Umesh Jayamohan

Share on

Analog Dialogue Volume 51 Number 222

例として、デュアルX 14 ビットX 250 MSPS JESD204B A/D コンバータX AD9250 を考えます。図X 1 に、デフォルト・セットアップにおけるX AD9250 のブロック図を示します。

M0Sample 0

M1Sample 0

Ch.A

Ch.B

FSAMPLE = 250 MHz

L LanesJESD204BTx

L = 2M = 2F = 2

Channel A Input

Channel BInput

図X 1 . A D 9 2 5 0 のセットアップ

このセットアップでは、AD9250 内で追加的なデジタル処理は行われないので、JESD204B リンク（JESD204B トランスミッタ）は非常に分かりやすい構成になっています。JESD204B リンクに対しては、チャンネルXA がコンバータX0（M 0）になり、チャンネルXB がコンバータX1 （M 1）になりますが、これはX M の値がX 2 になることを意味します。このセットアップにおける合計ライン・レートは、次のようになります。

Line Rate =

108( )M × N’ × × FOUT

L=

2 × 16 × 1.25 × 250 M

2= 5 Gbps/lane

これを、1 GSPS におけるXAD9680 のサンプリングと比較します。ただしこの場合、2 つのダウンコンバータは複素（ I /Q）セットアップで使われます。デジタル・ダウンコンバータを使ってX 1GSPS でサンプリングしたデータをX 1/4 にデシメートするXAD9680 のセットアップを、図X2 に示します。これにより、出力サンプル・レート（F OUT）はX250 MSPS となります。

I M0

Q M1

I M2

Q M3

Ch.A

Ch.B

FSAMPLE = 1000 MHzFOUT = 250 MHz

L LanesJESD204BTx

L = 2M = 4F = 4

DDCO

4

DDC1

4

Channel A Input

Channel BInput

Converter Ch. ASample 0

Converter Ch. BSample 0

図X 2 . 1 / 4 のデシメーションに設定されたXD D C による

A D 9 8 6 0 - 1 0 0 0 のセットアップ

図X 2 から、A D 9 6 8 0 を使用すれば、内蔵のオンチップ・デジタル・ダウンコンバータを使って、効果的にサンプル・レートを下げられることが分かります。それぞれのX DDC はX 16 ビットのストリームを出力するので、実際の（物理的な）コンバータのビット・ストリームは、 JESD204B のさまざまなパラメータのX 1 つである「M」パラメータとは無関係になります。同規格によれば、M はリンクX 1 つあたりのコンバータ数です。この修正シナリオでは、M は仮想コンバータと呼ばれるパラメータになります。AD9680 のX ADC チャンネルは物理的にはX 2 つだけですが（A とX B）、複素出力モードがイネーブルされたX DDC を使う場合は、4 つの異なる（16 ビット）データ・ストリームをX JESD204B インターフェースへ送ることができます。JESD204B インターフェースからすると、これは、4 つの（仮想）コンバータがビット・ストリームを送っているように見えます。したがって、M = 4、つまりコンバータ数を増やしたことになるわけです。この場合の出力ライン・レートは次のようになります。

Line Rate =

108( )M × N’ × × FOUT

L=

4 × 16 × 1.25 × 250 M

2= 10 Gbps/lane

受信ロジック（ASIC またはX FPGA）の許容ライン・レートに応じてX 2 つのオプションを選ぶことができるので、AD9680 のX JESD204B インターフェースの柔軟性は明らかです。図X 2 に示したX AD9680 セットアップのXJ E S D 2 0 4 B インターフェースに使用可能なオプションを、表X1 に示します。

表X1. AD9680 ADC のXJESD204B 出力インターフェース

に使用できる設定オプション

仮想コンバータ数XM

リンクあた

りのレーン

数XL

フレームあた

りのオクテッ

ト数XF

ライン・レートXXXXXXXXXXXX

（Gbps /レーン）

44 2 5

2 4 10

4 個のXDDC を持つXAD9680 のようなデュアル・チャンネルX ADC において、さまざまな設定に使用できる仮想コンバータ・マッピングを表X2 に示します。

Analog Dialogue Volume 51 Number 2 23

著者 : Umesh Jayamohan（umesh . jayamohan@analog .com）は、米ノースカロライナ州グリーンズボロにある高速コンバータ・グループに所属するアプリケーション・エンジニアです。アナログ・デバイセズにはX2010 年に入社しました。1998 年にインドのケララ大学で学士号を取得し、2002 年にアリゾナ州立大学で修士号を取得しています。

Umesh Jayamohan

サポートされ

ている仮想 コンバータ数

チップ動作モード

チップXQ無視

仮想コンバータ・マッピングX

0 1 2 3 4 5 6 7

1 ～ 2 フル帯域幅モード

実数または複素数

ADC A サンプル

ADC B サンプル

不使用 不使用 不使用 不使用 不使用 不使用

1 1 DD モード

実数 （I のみ）

DDC 0 I サンプル

不使用 不使用 不使用 不使用 不使用 不使用 不使用

2 1 DD モード

複素数（I/Q）

DDC 0 I サンプル

DDC 0 Q サンプル

不使用 不使用 不使用 不使用 不使用 不使用

2 2 DDC モード

実数 （I のみ）

DDC 0 I サンプル

DDC 1 I サンプル

不使用 不使用 不使用 不使用 不使用 不使用

4 2 DDC モード

複素数（I/Q）

DDC 0 I サンプル

DDC 0 Q サンプル

DDC 1 I サンプル

DDC 1 Q サンプル

不使用 不使用 不使用 不使用

4 4 DDC モード

実数 （I のみ）

DDC 0 I サンプル

DDC 1 I サンプル

DDC 2 I サンプル

DDC 3 I サンプル

不使用 不使用 不使用 不使用

8 4 DDC モード

複素数（I/Q）

DDC 0 I サンプル

DDC 0 Q サンプル

DDC 1 I サンプル

DDC 1 Q サンプル

DDC 2 I サンプル

DDC 2 Q サンプル

DDC 3 I サンプル

DDC 3 Q サンプル

表X2. AD9680 ADC のXJESD204B 出力インターフェースに使用できる設定オプション

この著者が執筆した 他の技術文書

オーム氏がそう言うから・・・

Analog Dialogue 50-10

Analog Dialogue Volume 51 Number 224

高精度の SPI スイッチにより、チャンネル密度を 高める著者: Stephen Nugent

Share on

本稿では、まずチャンネル数を最大化したい場合に直面する課題について詳細に説明します。続いて、従来使われているスイッチの制御方法が抱える欠点について述べます。そのうえで、SPI スイッチが提供するソリューションを示します。さらに、アナログ・デバイセズが提供する SPI スイッチ製品を紹介します。当社の SPI 製品群では、クラス最高の性能を備える高精度のアナログ・スイッチが使われています。

チャンネル数の最大化に向けた課題

チャンネル数の最大化を主目的としてモジュールを開発するケースがあります。その場合、基板上の実装スペースをいかに削減するかということが大きな課題になります。システムにおいて、チャンネル数を増やすうえではスイッチが重要な要素となります。しかし、スイッチの数が増えると、スイッチ本体だけでなく、ロジック制御信号線、その信号を生成するためのデバイスによって、基板上のスペースが大きく費やされてしまいます。最終的に得られるチャンネル数は、スイッチの制御に必要な要素によって制限されることになります。

パラレル・スイッチによる従来のソリューション

チャンネル密度を高めるための最も一般的なソリューションは、パラレル・スイッチを使用することです。つまり、パラレル形式のロジック信号によってスイッチを制御するということになります。ただ、それには標準的なマイクロコントローラでは供給できないくらいの数のXGPIO 信号が必要です。そのため、GPIO 信号を生成するためのソリューションとして、S/P コンバータが使用されることになります。この種のデバイスは、 I 2C や SPI などのシリアル・プロトコルに対応するように構成されます。そのうえで、パラレル信号を出力します。

アナログ・デバイセズは、クワッド・タイプのXSPST（単極単投）スイッチX IC「ADG1412」を提供しています。図X 1 に示したのは、同 IC をX 8X 個使い、6 層基板上にX4 × 8 のクロスポイントを構成した場合のレイアウトです。各スイッチは、コントローラを搭載した基板からのシリアル信号線とX 2 個のX S/P コンバータによって制御されます。それぞれのコンバータは、8 個のスイッチ IC に分配されるX16 本のXGPIO 信号線を供給します。図X1 のレイアウトには、デバイスのフットプリント、電源用のデカップリング・コンデンサに加え、デジタル制御信号（灰色）が描かれています。パラレル・スイッチを使用したX4 × 8 のマトリックス・ソリューションが、35.6 mm × 19 mm（面積はX676.4 mm 2）というサイズで実現されています。

概要

システムの中には、各種のテストに使用される計測器など、高いチャンネル密度を必要とするものがあります。そのようなシステムを設計する場合、通常は数多くのスイッチを基板に実装しなければなりません。その際、パラレル・インターフェースによって制御するスイッチ（以下、パラレル・スイッチ）を使用したとします。すると、基板面積のかなりの部分が、スイッチの制御に使用するロジック信号線、GPIO 制御信号の生成に必要なシリアル‐パラレル・コンバータ（以下、S/P コンバータ）によって占有されてしまうことになります。このような設計上の課題を解決するために、アナログ・デバイセズは新世代のスイッチ IC を提供しています。その IC は、SPI（Ser ia l Per iphera l In te r face）によって高精度のアナログ・スイッチを制御する点を特徴とします。本稿では、この IC を SPI スイッチと呼ぶことにします。以下では、この SPI スイッチのアーキテクチャについて説明します。また、SPI スイッチを使用することにより、パラレル・スイッチを使用する場合と比べてどのくらいチャンネル密度が増加するのかを明らかにします。この SPI スイッチは、アナログ・デバイセズの革新的なコパッケージング・プロセスを採用しています。この技術により、SPI 信号をパラレル信号に変換する新たなチップ（ダイ）と、既存の高性能アナログ・スイッチのチップ（ダイ）を統合しています。その結果、高精度スイッチの性能を低下させることなく、基板面積を削減することが可能になっています。

多くの場合、テストに使用する装置のチャンネル数を最大化するのは非常に重要なことです。それにより、多くのデバイスを並列でテストできるようになるからです。結果として、テスト時間とコストを削減することが可能になります。チャンネルを増加させるうえでは、スイッチが重要な要素になります。スイッチを活用することにより、テスターにおいてリソースを共有し、複数のXDUT（被測定デバイス）に対応することが可能になるからです。ただし、パラレル・スイッチの数を増やすと、それを制御するための制御信号線も増加します。その結果、基板上の実装スペースが多く費やされ、チャンネル密度がかなり制限されてしまいます。

このような状況で SPI スイッチを使用すれば、サイズとチャンネル数の面で大きなメリットを得ることができます。複数の S P I スイッチをデイジーチェーン接続することができるため、従来のソリューションに比べて、必要なデジタル信号線の数を大幅に削減することが可能になるからです。

Analog Dialogue Volume 51 Number 2 25

35.6 mm

S/P コンバータ

19.0

mm

図X 1 . 4 × 8 のスイッチ・マトリックスを パラレル制御する場合の基板レイアウト

図X 1 から明らかなように、このソリューションでは、スイッチ本体だけでなく、S/P コンバータとデジタル制御信号線によって多くの面積が費やされています。このような基板は理想的なものだとは言えません。実際、モジュール内に配置できるスイッチの数が大幅に削減されることになり、システムのチャンネル数に望ましくない影響が及びます。

SPI スイッチによるソリューション

図X2 も、6 層基板にクワッド・タイプのXSPST スイッチをX 8 個実装し、4 × 8 のクロスポイントを構成した例です。ただし、図X1 の例とは異なり、SPI 制御方式のスイッチXIC「ADGS1412」を使用しています。図X2 には、IC のフットプリント、電源用のデカップリング・コンデンサ、SDO ピン用のプルアップ抵抗が描かれています。

このソリューションでは、スイッチ IC をデイジーチェーン接続します。全てのスイッチ IC は SPI からのチップ・セレクトとシリアル・クロックというデジタル信号線を共有します。そして、まずはデイジーチェーンの最初のデバイスがシリアル・データを受信します。そのデータは、シフト・レジスタのように、チェーン内の全てのスイッチ IC に受け渡されます。このソリューションの場合、実装スペースはX 30 mm × 18 mm（面積はX 540 mm 2）となります。

デイジーチェーン方式で SPI スイッチを使用することにより、図X 1 の例でX S/P コンバータとデジタル信号線によって費やされていたスペースが大幅に削減されます。同じ数のスイッチ IC を使って同じ構成をとっていますが、図X1 と比べて全体の基板面積がX20% 削減されています。これにより、チャンネル密度が大幅に高まります。また、システムのプラットフォームも簡素化されます。基板上のスイッチの数が増えると、それに伴ってスペースの削減幅が大きくなります。そのため、数百個のスイッチを実装した基板では、スペースの削減幅がX 50% を超えることもあります。

ここで示した例から、SPI スイッチを使用することで、小さな面積により多くのスイッチを実装できることがわかります。スイッチ用に許容される面積が決まっている場合、S/P コンバータを使う従来のソリューションに比べて、より多くのチャンネルを設けることができます。

30.0 mm

18.0

mm

図X 2 . デイジーチェーン接続によって4 × 8の スイッチ・マトリックスを構成する場合の基板レイアウト

ADGS1412 を採用すると、 面積を 20 % 削減できる

図X 3 . S P I スイッチを使用した場合と パラレル制御スイッチを使用した場合の面積の比較

アナログ・デバイセズの SPI スイッチが備える特徴

ここまでに説明したように、アナログ・デバイセズの新たな S P I スイッチ製品群を利用すれば、チャンネル密度を高めることができます。これら S P I 製品群は、革新的なスタックド・デュアルダイ・ソリューション（ S t a c k e d D u a l d i e S o l u t i o n）を採用しています（図 4）。それにより、この高性能スイッチ製品群は、SPI のモード 0 という業界標準のインターフェースに構成できるようになっています。このことは、スペースの縮小がシステムの性能に悪影響を及ぼさないということを意味しています。次のページでは、これら SPI スイッチの主要な特徴について説明していきます。

Analog Dialogue Volume 51 Number 226

図X 4 . アナログ・デバイセズの革新的な スタックド・デュアルダイ・ソリューション

デイジーチェーン・モード

先述したように、アナログ・デバイセズの SPI スイッチは、デイジーチェーン・モードでの動作が可能です。図X5 は、ADGS1412 をデイジーチェーン接続する方法を示したものです。デイジーチェーン内の全てのスイッチ IC はXCSXとXSCLK を共有します。また、1つのスイッチ IC のXSDO を次のスイッチ IC のXSDI に接続します。デイジーチェーン・モードの設定は、16 ビットの SPI フレームをX1 つ使用し、デイジーチェーン内の全てのスイッチ IC にコマンドを送信することで行います。このモードでは、SDO はXSDI よりもX8 サイクル遅れたものになるので、所望のスイッチ構成において、チェーン内のX1 つのスイッチ IC から次のスイッチ IC にデータを受け渡すことができます。

ADGS1412

SDO

ADGS1412

SDO

SCLK

SDI

CS

VL

デバイス 1 デバイス 2

VL

D4S4

D3S3

D2S2

D1S1

D4S4

D3S3

D2S2

D1S1

SPIインターフェース SPI

インターフェース

図X 5 . 2 個のスイッチ I C のデイジーチェーン接続

エラーの検出機能

SPI スイッチがアドレス・モードまたはバースト・モードの時には、SPI インターフェースにおけるプロトコル・エラーと通信エラーを検出することができます。エラーの検出機能としてはX3 種類が用意されています。まず、SCLK のカウントが正しくない場合にそのことが検出されます。また、アドレスに対する無効な書き込み／読み出しを検出することができます。さらに、最大X3 ビットのXCRC エラーも検出することが可能です。これらの機能により、厳しい環境下におけるデジタル・インターフェースの堅牢性が保証されます。

アナログ・デバイセズの SPI スイッチ・ファミリー

ADGS1412 は、アナログ・デバイセズが開発した SPI スイッチ・ファミリーの中で最初にリリースされた製品です。アナログ・デバイセズの革新的なスタックド・デュアルダイ・ソリューションにより、ADGS1412 では、シリアル・インターフェースがもたらすメリットを享受できるだけでなく、クラス最高レベルの低オン抵抗（R ON）という高いスイッチ性能も得ることができます。この性能は、パラレル制御のスイッチ IC であるX ADG1412 と同等のレベルにあります。

このスイッチ・ファミリーは、アナログ・デバイセズの高性能スイッチ製品群にラインアップされます。すでに提供されている業界最高レベルのスイッチ IC の SPI 制御バージョンが提供されるということです。表1に、この SPI スイッチ・ファミリーの製品についてまとめました。この表には、すでに供給中の製品と計画段階の製品が含まれています。品番中の「S」は、SPI 制御バージョンであることを表しています。「S」が含まれている製品は、アナログ・スイッチのダイとX SPI‐パラレル・コンバータのダイがコパッケージングされています。これらの製品は、2017 年内にリリースされる予定です。

表1. SPI スイッチ・ファミリー製品における最適化のポ

イント。この表には計画段階の製品も含まれています。

品番 構成 最適化のポイント

ADGS1412 4 × SPST RON を最適化

ADGS5412 4 × SPST 低RON、 ラッチアップ耐性

ADGS1212 4 × SPSTチャージ・

インジェクションと

CON を最適化

ADGS1612 4 × SPST RON を最適化、中電圧

ADGS5414 8 × SPST 低RON、 ラッチアップ耐性

まとめ

高いチャンネル密度が必要なアプリケーションでは、SPI スイッチを使用することにより、パラレル・スイッチを使用する場合よりも多くのメリットを得ることができます。SPI スイッチでは、1 つのスイッチに要する基板スペースを削減できるので、チャンネルの密度を高めることが可能です。デジタル制御用の信号線を減らせることに加え、その制御信号を供給するためのデバイスが不要になるからです。

アナログ・デバイセズは、チャンネル密度の向上に役立つ高精度の SPI スイッチを提供しています。そのスイッチ IC をデイジーチェーン・モードで使用することで、容易にチャンネル密度を高められます。また、スタックド・デュアルダイ・ソリューションを採用しているため、これまでにアナログ・デバイセズが提供してきたスイッチ製品と同様、業界最高レベルのスイッチ性能が得られます。ADGS1412 は、SPI スイッチ・ファミリーの中で最初にリリースされた製品です。2017 年～2018 年に、同ファミリーの全製品が提供されるようになる予定です。

Analog Dialogue Volume 51 Number 2 27

著者 : S tephen Nugen t（ s t ephen .nugen t@ana log .com）は、アナログ・デバイセズのリニア／高精度技術グループに所属するアプリケーション・エンジニアです。クイーンズ大学ベルファストで電気電子工学の修士号を取得し、2014 年に卒業しました。2014 年7 月にリニア／高精度技術グループに加わり、アナログ・スイッチとマルチプレクサを担当しています。以前は、アナログ・デバイセズの高精度コンバータ・グループに所属していました。

Stephen Nugent

Analog Dialogue Volume 51 Number 228

1/f ノイズの基本、その除去方法著者: Robert Kiely

Share on

4 次のアクティブ・バンドパス・フィルタ

0.1 Hz ～ 10 HzG = 1000

オシロスコープへ

図X 2 . 低周波ノイズの測定方法

この回路では、非反転入力をグラウンドに接続したユニティ・ゲインのフィードバック構成でオペアンプを動作させています。オペアンプを両電源で動作させることにより、入力と出力をグラウンド電位にすることができます。

アクティブ・フィルタは、測定されるノイズの帯域幅を制限する役割を果たします。それと同時に、オペアンプからのノイズにX 1000 のゲインを加えています。それにより、被測定デバイスが発生源となっているノイズが適切に測定されるようにします。オペアンプの出力はX AC 結合でフィルタに入力されるため、オペアンプのオフセットは無視できます。

フィルタの出力はオシロスコープに接続します。0 .1 Hz ～ 10 Hz の帯域幅全体を測定できるように、ピークX to ーク電圧をX 10 秒間測定します（1/10 秒がX 0.1 Hz）。フィルタのゲインはX 1000 なので、オシロスコープに表示された測定結果はX 1000 で除算する必要があります。それにより、0.1 Hz ～ 10 Hz のノイズが計算されます。図3に、ADA4622-2 のX0.1 Hz ～ 10 Hz におけるノイズの測定結果を示しました。ADA4622-2 はX 0.1 Hz ～ 10 Hz のノイズが非常に小さく、標準値はわずかX 0.75 μV p-p です。

CH1 M1.00ms A CH1 –3.80 mV

1

CH1 p-p = 776.0 mVVSY = ±15 V

200 mV

図X 3 . 0 . 1 H z ～ 1 0 H z のノイズ （V S Y = ± 1 5 V、G = 1 0 0 0）

はじめに

本稿のテーマはX1/ fXノイズです。1/ fXノイズはフィルタでは除去できず、高精度の計測を行う際の阻害要因になる可能性があります。では、高精度の計測において、1/fXノイズを低減／除去するにはどうすればよいのでしょうか。本稿では、その方法について解説します。

1/f ノイズとは何か？

1/ fX ノイズとは、そのパワーが周波数に反比例する低周波X ノイズのことです。これは電子部品において発生するものですが、音楽、生物学、さらには経済学の世界でも観測されると言われています 1。1 / fX ノイズの発生源については未だ広く議論が交わされている段階にあります。この分野の研究は現在でも盛んに行われています 2。

図X1 に、アナログ・デバイセズのオペアンプX IC「ADA 4622-2」の電圧ノイズ・スペクトル密度を示しました。これを見ると、グラフがX 2 つの領域にはっきりと分かれていることがわかります。グラフの左側はX 1 / fX ノイズが支配的な領域で、右側は広帯域ノイズが支配的な領域です。両者の中間にあるクロスオーバー・ポイントを1/ f コーナー周波数と呼びます。

1

10

100

1 10 100 1k 10k

電圧ノイズ密度〔 n

V/√H

z 〕

100k

周波数 〔Hz〕

V SY = ±15 V

1/f コーナー周波数

1/f ノイズ

広帯域ノイズ

図X 1 . A D A 4 6 2 2 - 2 の電圧ノイズ・スペクトル密度

1/f ノイズを測定／規定する方法

複数のオペアンプのノイズ密度をグラフで比較すると、製品によってX 1/ f コーナー周波数が異なることがわかります。各製品を簡単に比較するには、それぞれのノイズを同じ帯域幅で測定する必要があります。周波数の低い電圧ノイズについては、0 .1 Hz ～ 10 HzにおけるピークX to ピーク・ノイズが標準的な仕様として規定されています。オペアンプの場合、0 .1 Hz ～ 10 Hzのノイズは図X 2 に示す回路によって測定することができます。

Analog Dialogue Volume 51 Number 2 29

1/f ノイズが回路に与える影響

回路の総ノイズは、その回路を構成する各部品のX 1/ f ノイズと広帯域ノイズを合計することで求まります。受動部品には 1 / f ノイズがあり、電流ノイズにも 1 / f ノイズの成分が含まれています。しかし、抵抗値が小さい場合、 1 / f ノイズや電流ノイズは一般的に非常に小さく、考慮する必要はありません。そこで、本稿では電圧ノイズのみに着目することにします。

回路の総ノイズを求めるには、1 / f ノイズと広帯域ノイズを計算して合計する必要があります。0.1 Hz ～ 10 Hz というノイズの仕様を採用して 1 / f ノイズを計算する場合、1 / f コーナー周波数は10 Hz 未満であると仮定していることになります。1/ f コーナー周波数がX10 Hz よりも高い場合には、次の式によって 1 / f ノイズを見積もることができます 3。

Noiserms = en1Hz lnfh

fl

1f

各変数の意味は以下のとおりです。

e n1Hz: 1 Hz におけるノイズ密度

f h: 1 / f コーナー周波数

f l : アパーチャ時間の逆数

例えば、ADA4622-2 の 1 / f ノイズを見積もる場合であれば、 f h は約X60 Hz となります。 f l はアパーチャ時間の逆数になるように設定します。ここで言うアパーチャ時間とは、総計測時間のことです。アパーチャ時間をX 10 秒とすると、 f l はX 0.1 Hz です。e n1Hz は約X 1 Hz におけるノイズ密度であり、その値はX55 nV√Hz です。これにより、0.1 Hz ～ 60 Hz でX139 nVrms という結果が得られます。これをピークX to ピーク値に変換するにはX 6.6 を乗算します。ピークXto ピークのノイズは約X0.92 μV p-pとなります 4。0.1 Hz ～ 10 Hz という仕様のノイズの値よりも約X23% 高くなりました。

一方、広帯域ノイズは、次の式によって計算できます。

Noiserms = en NEBW

各変数の意味は以下のとおりです。

e n: 1 kHz におけるノイズ密度

NEBW: ノイズ等価帯域幅

ノイズ等価帯域幅は、フィルタのカットオフ周波数を超えた領域から加わるノイズを考慮に入れたものです。この背景には、フィルタの特性が徐々にロールオフするという事実があります。ノイズ等価帯域幅は、フィルタの極の数と種類に依存します。シンプルな単極のバターワース・ローパス・フィルタの場合、NEBWは「1.57 × フィルタのカットオフ周波数」となります。

ADA4622-2 の広帯域ノイズ（RMS 値）は、1 kHz においてわずかX12 nV√Hz です。カットオフ周波数がX1 kHz のシンプルなXRC フィルタを出力に適用すると、広帯域ノイズ（RMS 値）は以下の式で計算できます。

WB Noiserms = 12 nV 1 kHz × 1.57

実際にこれを計算すると、約X475.5 nVrms となります。

なお、シンプルなローパスXRC フィルタの伝達関数は、単極のバターワース・ローパス・フィルタの伝達関数と同じであることに注意してください。

総ノイズを求めるには、1/f ノイズと広帯域ノイズを加算します。両者のノイズ源には相関関係がないので、2 乗和平方根を使用できます（以下参照）。

Total Noiserms =

Noiserms WB Noiserms

2

2+1

f

この式により、ADA4622-2 の総X RMS ノイズを計算することができます。1 kHz のシンプルなローパスXRC フィルタを出力に配置した場合、総XRMS ノイズはX 495.4 nVrms となります。この値は、広帯域ノイズの値よりもX4% 大きいだけです。この例から、1/ f ノイズの影響が生じるのは、DC から非常に低い帯域までを測定の対象とする回路だけであることがわかります。1/f コーナー周波数をX1 decade 以上上回ると、総ノイズに対する 1 / f ノイズの影響はほとんど気にしなくてよいほど小さくなります。

上述したように、ノイズはX2 乗和平方根で加算することができます。このことから、大きなノイズ源に対し、そのX1/5 未満のレベルの小さなノイズ源は無視しても構わないと言えます。ノイズの寄与の割合がX1/5 未満であるということは、総ノイズの増加の割合に換算すると約X1% にしかならないからです 5。

1/f ノイズを除去／低減する方法

チョッピング（チョッパ安定化）は、アンプのオフセット電圧を低減するための手法として広く使われています。1/ f ノイズはX DC に近い低周波ノイズなので、チョッピングによって効果的に低減することが可能です。具体的には、入力信号を入力段でチョッピングし、出力段で再度信号をチョッピングするということを行います。これは、矩形波を用いた変調と等価な処理です。

G m1 G m2 G m3

EMI フィルタ、クランプ回路

サーマル・シャットダウン

オフセット／リップルの補正用ループ

+INx

–INx

CHOP IN CHOP OUT

C3

OUT

C2

C1

4.8 MHz のクロック800 kHz のクロック

クロック・ジェネレータ

図X 4 . A D A 4 5 2 2 のアーキテクチャ

図X4 に、「ADA4522」のアーキテクチャをブロック図として示しました。ADA4522 は、55 V の電源電圧に対応可能なゼロ・ドリフト・アンプ・ファミリーです。図X 4 の回路では、CHOP IN 段において入力信号がチョッピング周波数で変調されます。CHOP OUT 段では、入力信号が元の周波数に同期復調されます。それと同時に、アンプの入力段のオフセットと 1 / f ノイズがチョッピング周波数で変調されます。

Analog Dialogue Volume 51 Number 230

入力オフセット電圧が低下することに加え、同相電圧に対するオフセット電圧の変化が抑えられるので、優れた DC リニアリティと高い同相ノイズ除去比（CMRR）が実現されます。また、オフセット電圧の温度ドリフトも抑えられます。そのため、チョッピングを適用したアンプは、よくゼロ・ドリフト・アンプと呼ばれます。ただ、1 つ注意しなければならない重要なポイントがあります。それは、ゼロ・ドリフト・アンプで除去できるのはアンプの 1 / f ノイズのみだということです。言い換えると、センサーなどのノイズ源で発生した 1 / f ノイズはそのまま通過します。

チョッピングを利用することには、出力にスイッチングの影響が及び、入力バイアス電流が増加するという代償が伴います。オシロスコープで観測すると、アンプの出力にはグリッチとリップルが現れるはずです。また、スペクトラム・アナライザで観測すると、ノイズのスペクトルにスパイクが生じていることを確認できるでしょう。ただ、ADA4522 など、アナログ・デバイセズが提供する最新のゼロ・ドリフト・アンプであれば、特許取得済みのオフセット／リップルの補正用ループ回路によってスイッチングの影響は最小限に抑えられます 6。

4

2

0

–2

–4

–6

4

2

0

–2

–4

電圧〔

mV〕

電圧〔

mV〕

時間〔1 μs/Div〕

アンプ AADA4522-2

図X 5 . 時間領域で見た出力電圧ノイズ 6

チョッピングの手法は、計装アンプやX A/D コンバータ（ADC）にも適用できます。実際、真のレールX to レールを実現するゼロ・ドリフトの計装アンプ「AD8237」や、低ノイズ／低消費電力の新たなX24 ビットのシグマ・デルタ（ΣΔ）型 ADC「AD7124-4」、そして最近リリースされた超低ノイズのX32 ビットXΣΔ 型 ADC「AD7177- 2」などの製品にこの手法が適用されています。それにより、1 / f ノイズの除去と温度ドリフトの最小化が実現されています。

矩形波を使用する変調にはX1 つの欠点があります。それは、矩形波には多くの高調波成分が含まれているということです。各高調波のノイズがXDC に復調されてしまうのです。そこで、矩形波の代わりに正弦波を使用して変調をかければ、ノイズの影響を格段に受けにくくなります。また、大きなノイズや干渉が存在するケースでも、非常に小さな信号を復元することができます。この手法は、ロックイン・アンプで使われています 7。

B検出器

光源

テストの対象となる表面

A

C

2 f mfm

fr

D

図X 6 . ロックイン・アンプを用いた表面汚染の計測 7

図X6 に示した例では、光源を制御するために正弦波を用いてセンサーの出力を変調します。信号は光検出回路によって検出されます。シグナル・コンディショニング段を通過した後に、信号は復調されます。信号の変調と復調には、同じ正弦波が使用されます。復調処理によってセンサーの出力はXDC に戻りますが、シグナル・コンディショニング段の 1 / f ノイズは変調周波数にシフトされます。復調処理は、アナログ領域で行うこともできますし、ADC による変換後にデジタル領域で行うことも可能です。DC より上のノイズは、非常に狭い帯域（例えばX 0.01 Hz）のローパス・フィルタによって除去されます。その結果、センサーからの元の出力のみが非常に小さなノイズとともに残ることになります。センサーからの出力は正確にXDC に位置しなければならないので、正弦波の精度と忠実度が重要なポイントになります。この手法を適用することにより、シグナル・コンディショニング回路の 1 / f ノイズが除去されます。ただし、センサーの 1 / f ノイズは除去されません。

センサーに励起信号が必要な場合、AC 励起によってセンサーからの 1 / f ノイズを除去することができます。AC 励起は、センサー用の励起源を交互にオン／オフしてセンサーからの矩形波出力を生成し、その出力を励起の各フェーズから差し引くことによって行われます。この手法を使えば、センサーの 1 / f ノイズだけでなく、センサーのオフセット・ドリフトと寄生素子による熱電対効果も排除されます 8。

EOS

Q1, Q4 ON Q1, Q4 ON

NO 3Q ,2QNO 3Q ,2Q

ACX

ACX

VOUT

VOUT1 = VA EOSVOUT2 = VA EOS

VOUT = VOUT1 VOUT2VOUT = VA EOS ( VA EOS) = 2 VA

VA

ACXQ3Q4

VDD

VDD

Q2Q1ACX

図X 7. ブリッジ・センサーのXA C 励起 8

AC 励起は、ディスクリートのスイッチをマイクロコントローラで制御することによって実現できます。低ノイズ、低ドリフトを特長とするX PGA 内蔵のX 24 ビットXΣΔ 型 ADC「AD7195」は、センサーのXAC 励起を実現するためのドライバを備えています。

Analog Dialogue Volume 51 Number 2 31

このXADC では、センサーの励起とXADC による変換の同期をとることができます。それにより、AC 励起が透過的に管理されます。結果として、AC 励起を容易に利用することができます。

AD7195SENSE–

SENSE+

NPX BSH201

OUT+OUT–

0.01 µF

1 µF

0.01 µF

0.001 µF

1 MΩ

1 MΩ

ACX2

ACX1

REFIN1(+)

REFIN1(–)

AIN3

AIN4

BPDSW

ACX1

100 Ω

100 Ω

0.01 µF

0.001 µF

ロード・セル: TEDEA HUNTLEIGH

505H-0002-F070ACX2

DGND AGND

NPX BSH112

10 µF0.1 µF

+ +

AVDD

SYNC

DIN

DOUT/RDY

SCLK

CS

AVDD DVDD

図X 8 . C N - 0 1 5 5（P G A を内蔵したX 2 4 ビット、 Σ Δ 型XA / D コンバータを使い、A C 励起電圧を使った

高精度重量計の設計）で紹介している回路図

実装

ゼロ・ドリフト・アンプとゼロ・ドリフトX ADC を使用する場合、それぞれのチョッピング周波数と相互変調歪み（IMD）に注意することが非常に重要です。2 つの信号を組み合わせた場合、その波形には、元のX2 つの信号の成分に加えて、2 つの信号の和と差の成分が含まれます。

例として、ゼロ・ドリフト・アンプの「 A D A 4 5 2 2 - 2」とX ΣΔ 型 ADC のXAD7177-2 を用いたシンプルな回路を考えてみます。その場合、各X IC のチョッピング周波数が混合し、それらの和と差の周波数に対応する信号が生成されます。ADA4522-2 のチョッピング周波数は800 kHz、AD7177-2 のチョッピング周波数はX 250 kHzです。これら2つのチョッピング周波数が混合することにより、550 kHz とX1050 kHz に信号成分が生じます。ここで、AD7177-2 のデジタル・フィルタは最大コーナー周波数がX 2.6 kHz です。つまり、 IMD 成分の周波数よりもはるかに低いため、全てのX IMD 成分は除去されます。次に、同じゼロ・ドリフト・アンプをX 2 つ直列接続して使用するケースを考えます。2 つのX IC にはそれぞれ内部クロック周波数が存在します。それらの差の周波数にX IMD が生成されます。この差は非常に小さいはずなので、 IMD はX DC に非常に近い周波数に現れることになります。したがって、対象とする帯域幅の範囲内に含まれる可能性が高くなります。

どのような場合でも、ゼロ・ドリフト製品（チョッピングを利用するX IC）を使用する回路を設計する際にはXI M D について考慮することが重要です。ほとんどのゼロ・ドリフト・アンプでは、ADA4522-2 よりもはるかに低いチョッピング周波数を採用していることに注意しなければなりません。逆に、チョッピング周波数が高いことが、高精度のシグナル・チェーンを設計するうえで、ADA4522 ファミリーの製品を使用する主要なメリットのX1 つだと言えます。

まとめ

1 / f ノイズは、高精度のX D C シグナル・チェーンの性能を制限してしまう恐れがあります。しかし、同ノイズは、チョッピングやXAC 励起などの手法を適用することで除去することができます。これらの手法は代償も要しますが、最新のオペアンプやXΣΔ 型XADC ではそうした問題も解決されています。ゼロ・ドリフト製品は、さまざまな最終アプリケーションで容易に利用できるようになっています。

参考文献1 . W. H . P r e s s 「 F l i c k e r N o i s e s i n A s t r o n o m y a n d E l s ewhe re（天文学などの分野におけるフリッカ・ノイズ）」Comments in Ast rophys ics , 1978 年

2. F.N.Hooge「1/ f Noise Sources（1/ f ノイズの発生源）」 IEEE Transac t ions on Elec t ron Devices Vol . 41 , 11 . , 1994 年

3. MT-048「Op Amp Noise Relat ionships: 1/f Noise, RMS Noise and Equivalent Noise Bandwidth（オペアンプのノイズに関連する事柄 : 1 / f ノイズ、RMS ノイズ、等価ノイズ帯域幅）」Analog Devices , 2009 年

4. Wal t Jung「Op Amp Appl ica t ions Handbook（OP アンプ大全）」Newnes , 2005 年

5. MT-047「Op Amp Noise（オペアンプのノイズ）」Analog Devices , 2009 年

6. Kusuda Wong「高精度回路でも使いやすくなった新しいゼロドリフト・アンプ」Analog Dia logue 49-07

7. Luis Orozco「同期検波を活用し、微小信号を高精度に計測」Analog Dia logue 48-11

8. Alber t O’Grady「Transducer /Sensor Exci ta t ion and Measurement Techniques（トランスデューサやセンサーの励起／計測手法）」Analog Dia logue 34-5

謝辞

オペアンプの内部に存在するノイズの発生源について、Scot t Hunt 氏とXGustavo Castro 氏の過去の研究を参考にさせていただきました。両氏に感謝の意を表します。

Analog Dialogue Volume 51 Number 232

著者 : Rober t Kie ly（ rober t .k ie ly@analog .com）は、カリフォルニア州サンノゼにあるリニア／高精度技術グループに所属するシニア・アプリケーション・エンジニアです。2 0 1 0 年にアナログ・デバイセズに入社しました。ΣΔ 型 ADC、高精度アンプ、電圧リファレンスなどを含む高精度のシグナル・チェーンや製品が専門です。アイルランドのリムリック大学でVLSI システムを専攻し、電気工学の学士号／修士号を取得しています。

Robert Kiely

Analog Dialogue Volume 51 Number 2 33

が失われる結果となります。オペアンプの仕様入力電圧範囲（ IVR）を決定するのは、これらのヘッドルーム要件です。ADA4610 のように、業界最高精度のアンプの中には、この典型的な入力構造を備えているものがあります。入力電圧がレールから離れている限り、これらのアンプは優れた性能を発揮します。

–1000

–800

–600

–400

–200

0

200

400

ADA4610VSY = ±15 V

600

800

1000

–15 –10 –5 0 5 10 15

Inp

ut O

ffse

t Vo

ltag

e (μ

V)

VCM (V)

図X 1 . A D A 4 6 1 0 の代表的な入力オフセット電圧と コモンモード電圧の関係

センサーの出力信号にX V + レールが含まれていなくても、負側ではレールまで低下する場合は、やはりX V- まで達するX V CM を許容できるアンプが必要です。このタイプのオペアンプは単電源と呼ばれます。これは、V- をグラウンドに接続することによって、必要な電源がX1 つだけになるためです。単電源オペアンプでは、V- レールに近い電圧でも信号を増幅できる特別な回路トポロジが用いられます。

同様に、一部のアプリケーションでは、V- からX V+ までの範囲すべてで精度を維持できるオペアンプが必要です。これは、レールX t o レール入力（RRI）オペアンプと呼ばれます。通常、これらのオペアンプでは、各レールにX 1 つずつX 2 つの差動ペアが組み合わされています。ADA4661 はXRRI オペアンプの代表的な例です。図X2 に示すように、このデバイスは全電源電圧範囲にわたり優れた精度を示します。

質問:高精度のセンサーに対応するアナログ・フロントエンドとして、シグナル・コンディショニング回路を設計しています。レール t o レール入力のオペアンプを採用すべきでしょうか。

回答:これは、センサーの出力信号によって、オペアンプが電源レール近くの電圧まで達してしまうかどうかによります。例えば、高精度のX10 Ω シャント抵抗を通じてX0 mA ～ 500 mA の負荷電流をモニタする場合、最大出力はX5 V になります。アンプの電源電圧がX5 V の場合は、入力電圧範囲がレールXto レールのアンプを選ぶ必要があります。

多くのオペアンプでは入力段に、トランジスタ差動ペアがよく使われます。入力のコモンモード電圧（V CM）信号をオペアンプで増幅するには、V CM と電源電圧の間に十分な電圧ヘッドルームが必要です。図X 1 に示すように、V CM がどちらかの電源レールに近付いて入力ペアのヘッドルームが足りなくなった場合は、入力オフセット電圧やその他の重要なパラメータの値が悪化して、精度

Share on

アナログ・デバイセズに寄せられた珍問／難問集 Issue 141時には信号もレールに乗せなければならないことがある…

著者: Daniel Burton

Analog Dialogue Volume 51 Number 234

–250

–200

–150

–100

–50

0

50

100

ADA4661VSY = 18 V

150

200

250

–0 1.5 3 4.5 6 7.5 9 10.5 12 13.5 15 16.5 18

VO

S (μ

V)

VCM (V)

図X 2 . A D A 4 6 6 1 レールX t o レール・オペアンプの 代表的入力オフセット電圧とコモンモード電圧の関係

入力がX2 つの差動ペアで構成されて、レールX to レール入力を生成する場合は、トレードオフが存在します。V CM

がX 1 つのペアから他方のペアへ移行するにつれて、オフセット電圧には小さいクロスオーバー歪みが現れます。ADA4661 に見られる歪み振幅は約X50 µV で、これはXV+ レールより約X2 V 低いところで発生します。システムによってはこれが大きく影響することはありませんが、この歪みを避けなければならないシステムもあります。1 つのソリューションは、入力電圧がクロスオーバー電圧よりも低い値に止まるようにシステムを設計することです。図X2 によれば、それでもまだX16 V を超えるXIVR が得られます。低電源電圧（例えばX5 V）のアプリケーションでは、入力信号の電圧範囲を大幅に狭めずに十分なXIVR（例えばX2 V）を維持する余裕がなくなるので、問題が生じます。そのようなアプリケーションでは、異なるタイプの入力段が必要になります。

ADA4500 では、シングル入力ペアを使用することによってクロスオーバーを除去し、結果としてクロスオーバー歪みも除去しています。この入力ペアは、オペアンプ・フィルタがレール付近にあっても十分な電源電圧が得られるように、より高い内部電圧を提供するチャージ・ポンプと組み合わせて使われます。この構造により、センサーは、図X3 に示すように全電源電圧範囲にわたって、クロスオーバー歪みなしでオペアンプの入力電圧をドライブすることができます。その一方で、入力信号がレール値に達するような場合でも、25°CでX 95 dB の同相ノイズ除去比とX120 µV の入力オフセット電圧を、優れた精度で実現することが保証されています。

オペアンプの入力構造とトレードオフの詳細については、ミニ・チュートリアルXMT-035 Op Amp Inputs , Outputs , S ingle-Supply, and Rai l - to-Rai l I ssues、および以下に示す参考資料を参照してください。

–100

–50

0

50

100

0.50 1 2.5 3 3.51.5 2 4 4.5

VO

S (μV

)

VCM (V)

ADA4500VSY = 5 V

図X 3 . A D A 4 5 0 0 レールX t o レール・オペアンプは 全電源電圧範囲にわたって歪みを除去

表X1. 典型的なレールXto レールの高精度オペアンプ （すべての値はV単位）

高精度 オペアンプ

V+ から

のヘッド ルーム

V- からの

ヘッド ルーム

電源電圧 入力構造

ADA4610 2.5 2.5 10 ～ 36 典型的差動ペア

ADA4522 1.5 0 4.5 ～ 55 単電源

ADA4622 1 –0.2 10 ～ 30 単電源

ADA4084 0 0 3 ～ 30 レールXto レール

ADA4661 0 0 3 ～ 18 レールXto レール

ADA4505 0 0 1.8 ～ 5 ゼロ・クロスオーバー

歪み

ADA4500 0 0 2.7 ～ 5.5ゼロ・クロスオーバー

歪み

参考資料

アナログ・デバイセズ、ミニ・チュートリアル MT-035 「Op Amp Inputs , Outputs , S ingle-Supply, and Rai l - to-Rai l I ssues」

John Ard izzon i「単電源アンプ : 単純そうに聞こえるけれど、本当にそうなのでしょうか？」Analog Dia logue

John Ard izzon i「アンプのヘッドルームで本領を発揮できない？」Analog Dia logue

Analog Dialogue Volume 51 Number 2 35

注釈 :Danie l Bur ton（danie l .bur ton@analog .com）Danie l Bur ton は、アナログ・デバイセズのアプリケーション・エンジニアです。サンノゼ州立大学で学士号を取得した後、センサーや高精度リニア信号パスの分野の業務に携わってきました。2010 年に ADI に入社してからは、高精度アンプやリファレンス電源に注力しています。

Daniel Burton

この著者が執筆した 他の技術文書

高精度オペアンプの 選択？ ゴルディロックスを 信じましょう。

Analog Dialogue 50-08

Analog Dialogue Volume 51 Number 236

Bernhard Siegel　編集者 前任のX Jim Surber の引退を受け、2017 年X3 月からアナログ・ダイアログの編集を担当することになりました。アナログ・デバイセズのドイツ・ミュンヘン支社に入社してから、25 年以上になります。

Siegel は、セールス・エンジニア、フィールド・アプリケーション・エンジニア、製品担当エンジニアといった技術者としての業務だけでなく、テクニカル・サポートやマーケティングにも従事してきました。

ミュンヘン近郊に住んでおり、余暇は家族との時間を大切にするよう努めています。また、吹奏楽団やオーケストラでトロンボーンやユーフォニウムを演奏しています。

Siegel への連絡はXbernhard.siegel@analog.com まで

アナログ・ダイアログは、アナログ・デバイセズが提供する技術雑誌です。アナログ、デジタル、ミックスド・シグナルの各分野に対応する製品、アプリケーション、技術／技法について論じています。

過去のアナログ・ダイアログは、バックナンバーをご覧ください。このページには、1967 年の創刊号以降のすべての定期発行版とX3 回の特別記念版が保存されています。Xアナログ・ダイアログに関するご意見／ご感想はこちらまで

Facebook（英語）: www.facebook.com/analogdialogue

EngineerZone（英語）: ez.analog.com/blogs/analogdialogue

メール: dialogue.editor@analog.com

Analog Dialogue Volume 51 Number 2 37

Notes

Analog Dialogue Volume 51 Number 238

Notes

Analog Dialogue Volume 51 Number 2 39

Notes

EngineerZone®: アナログ・デバイスのサポート・コミュニティ（英語）EngineerZone（ez.analog.com）は、アナログ・デバイセズ製品を使用するエンジニア向けのオンライン・サポート・コミュニティです。製品の照会、知識の共有、設計に関する質問と回答の検索などができます。アナログ・デバイセズのエンジニアや他の設計者との協力・交流の場として利用できる公開フォーラムです。

アナログ・ダイアログをぜひご活用ください！

twitter.com/analogdevicesjp

facebook.com/AnalogDevicesInc

linkedin.com/company/analog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには、最新の技術、アプリケーション、システム・レベルの洞察に関する情報が必要です。それらをいち早く入手するために、ぜひアナログ・ダイアログ（analog.com/jp/analog-dialogue.html）をご購読ください。ご友人にもアナログ・ダイアログをご紹介ください。

Facebook @AnalogDevicesJP LinkedIn

最新の記事や著者陣の知見を活用するために、アナログ・ダイアログのFacebook（facebook.com/analogdialogue: 英語）にもアクセスしてください。

analog.com/jp/analog-dialogue