TEMAT: ZAMKNI ĘTA P ĘTLA FAZOWA PLL -...

SYSTEMY TELEINFORMATYCZNE

SYSTEMY TELEINFORMATYCZNE

INSTRUKCJA DO ĆWICZENIA NR 4

LAB LAB LAB LAB 4444

TEMAT:

ZAMKNIĘTA PĘTLA FAZOWA PLL

Przedmiot: SYSTEMY TELEINFORMATYCZNE – Katedra Robotyki i Mechatroniki AGH

Laboratorium 4 „Zamknięta pętla fazowa PLL”

2

I. CEL ĆWICZENIA:

Celem ćwiczenia jest zapoznanie się z budową i zasadą działania zamkniętej pętli fazowej (PLL),

poznanie zasady działania generatora VCO, zapoznanie się z podstawowymi zastosowaniami zamkniętej pętli fazowej takimi jak powielacze i dzielniki częstotliwości oraz poznanie możliwości zastosowania zamkniętej

pętli fazowej w układach do demodulacji amplitudowej.

II. WSTĘP TEORETYCZNY:

1. Wprowadzenie

Podstawowa idea zamkniętej pętli fazowej (PLL – Phase Locked Loop) jest znana i szeroko stosowna od

1922 roku, kiedy to po raz pierwszy wymyślono jej koncepcję. Od tego czasu pętla PLL używana jest w wielu

gałęziach elektroniki, które wymagają wysokiego stopnia odporności na zakłócenia szumowe i wąskiego pasma

przepustowości. Zamknięta pętla fazowa PLL znajduje zastosowanie między innymi w takich aplikacjach jak:

technika mikrofalowa, przesuwniki fazy, rozdzielacze sygnałów, powielacze i dzielniki częstotliwości oraz

modulacja i demodulacja. W związku z wysokimi częstotliwościami związanymi z aplikacjami mikrofalowymi

większa część elementów w układach PLL tam pracujących konstruowana jest z osobnych bloków funkcyjnych

w odróżnieniu od zintegrowanych modułów. Jednakże w innych zastosowaniach, takich jak demodulacja AM,

FM i FSK, gdzie częstotliwości pracy są na ogół poniżej 100MHz, monolityczne układy PLL znajdują szerokie

zastosowanie ze względu na niski koszt przy bardzo dobrych parametrach.

Na rysunku 1 przedstawiony jest schemat zamkniętej pętli fazowej (PLL). Pętla składa się z trzech

podstawowych bloków: detektora fazy, filtru dolno przepustowego oraz generatora strojonego napięciowo.

Rysunek 1. Detektor obwiedniowy

Pętla działa w taki sposób, że produkuje wyjściowy sygnał o częstotliwości fWY dokładnie pasującej do

częstotliwości sygnału wejściowego fWE. W tym stanie (zwanym stanem zablokowania lub zatrzaśnięcia pętli) każda nawet niewielka zmiana częstotliwości sygnału wejściowego wpierw pojawia się jako zmiana fazy

pomiędzy sygnałem wejściowym do pętli a sygnałem wyjściowym z generatora VCO. To przesunięcie fazowe

transformowane jest następnie w sygnał błędu sterujący lokalnym generatorem częstotliwości znajdującym się w pętli. Generator wraz ze zmianą wejściowego sygnału błędu zmienia częstotliwość sygnału wyjściowego tak,

aby dopasować ją do częstotliwości sygnału wejściowego.



3

2. Analogiczna konstrukcja mechaniczna

Aby lepiej zrozumieć zasadę działania pętli oraz relację pomiędzy częstotliwościami i fazami sygnału

wejściowego i wyjściowego można posłużyć się mechanicznym analogiem układu elektrycznego

przedstawionym na rysunku 2.

Rysunek 2. Analogiczna konstrukcja mechaniczna

Przedstawiony system mechaniczny składa się z dwóch identycznych ciężkich dysków osadzonych na

dwóch odseparowanych od siebie wałkach. Każdy z wałków zamocowany jest na łożyskach tak, że umożliwia

swobodny obrót dużego dysku, gdy przyłożymy jakąś zewnętrzną siłę. Oba wałki połączone są między sobą nieidealną sprężyną (posiadającą pewna histerezę działania, czyli niepowracającą dokładnie na swoje położenie

wyjściowe po odkształceniu). Końce sprężyny są przymocowane odpowiednio do każdego z wałków. Sprężyna

może być skręcana w obu kierunkach, w zależności od względnej pozycji obu wałków.

Rozpatrzmy na początek sekwencję ruchów, opisywanego systemu mechanicznego, przedstawioną na

rysunku 3a. Dyski są przedstawione tak jak tarcze zegara z zaznaczeniem ich skręcenia poprzez kreskę znacznika pozycji. Początkowo oba dyski są na pozycji neutralnej. Następnie lewy dysk (inaczej wejście do

układu) jest powoli skręcany do pozycji 1θ . Prawy dysk (inaczej wyjście z układu) początkowo nie porusza się

wcale wraz z naprężaniem się sprężyny. Kiedy dysk wejściowy porusza się nadal i osiągnie pozycję 2θ to dysk

wyjściowy zaczyna się poruszać i śledzić zachowanie się dysku wejściowego ale z pewnym przesunięciem

fazowym:

2θθ =e .

Podczas powolnego ruchu obrotowego dysku wejściowego oba dyski będą się obracać ze stałą prędkością, ale z pewnym stałym przesunięciem fazowym wynoszącym:

43 θθθ −=e .

Ten kątowy błąd pozycji w układzie mechanicznym jest analogiczny do błędu fazy w układzie

elektronicznym PLL. Gdy wejściowy dysk zacznie zwalniać aż do zatrzymania, wyjściowy dysk również zacznie zwalniać, aż do momentu kiedy się zatrzyma, jednak zatrzyma się on z pewnym błędem kątowym który

można opisać równaniem:

4365 θθθθθ −=−=e

Sprężyna wykazywać się będzie pozostałością błędu pozycji związaną z ruchem w jednym kierunku.



4

Rysunek 3. Sekwencja ruchów ukazująca działanie układu mechanicznego: a- śledzenie wejścia, b- odpowiedź na skokową zmianę pozycji, c- odpowiedź na zmianę prędkości kątowej.



5

Teraz rozważmy przypadek, kiedy oba dyski są znów początkowo ułożone w ich neutralnym położeniu

bez błędu fazowego. Następnie dysk wejściowy jest natychmiastowo przekręcony do pozycji 1θ jak pokazano

na rysunku 3b. Dysk wyjściowy nie może odpowiedzieć natychmiastowo, ponieważ w związku z jego dużą masą wykazuje się dużym momentem bezwładności. Pojawia się pomiędzy dyskami narastający moment

obrotowy wraz z naciąganiem się sprężyny łączącej oba dyski. Następnie jak pokazano na sekwencji obrazów

rysunku 3b, dysk wyjściowy zaczyna przyspieszać po pewnym opóźnieniu czasowym w związku z

narastającym błędem kątowym pozycji. Następnie rozpędzony dysk wyjściowy osiąga pozycję, na której

zatrzymał się dysk wejściowy, ale jego bezwładność powoduje przekroczenie tejże pozycji i zwalnia dopiero po

przekroczeniu pozycji zatrzymania dysku wejściowego. Dążąc do położenia równowagi dysk wyjściowy

zaczyna obracać się w kierunku przeciwnym a następnie zwalniając zaczyna oscylować wokół położenia

równowagi aż do momentu zatrzymania na pozycji obarczonej pewnym błędem kątowym. Przesunięcie

wejściowego dysku do pozycji 1θ reprezentuje dostarczenie skokowego sygnału wejściowego (pozycji lub

fazy) do układu. Odpowiedź dysku wyjściowego jest typowa dla układów drugiego rzędu z tłumieniem

podkrytycznym. Taki sam typ odpowiedzi drugiego rzędu wykazuje pętla PLL.

Na końcu rozpatrzmy przypadek, kiedy oba dyski obracają się z ustaloną prędkością kątową. Dostarczając

okresowego światła stroboskopowego (świecącego z częstotliwością jednego błysku na obrót) oświetlającego

znaczniki kątowej pozycji obu dysków możemy zauważyć, że znaczniki te ukażą się jako nieruchome.

Widoczny będzie stały błąd pozycji kątowej kręcących się dysków tak jak to pokazano na rysunku 3c.

Rozważmy teraz przypadek, kiedy prędkość obrotowa dysku wejściowego powoli zaczyna się zwiększać o

niewielką wartość. Znacznik kątowej pozycji dysku wejściowego zacznie się w tym przypadku powoli poruszać wokół tarczy zgodnie z kierunkiem obrotów. Również zacznie się powiększać błąd pozycji kątowej

wyznaczony przez znaczniki obu dysków w związku z bezwładnością dysku wyjściowego. Następnie po

pewnym czasie dysk wyjściowy zwiększy swoją prędkość obrotową i dorówna do prędkości obrotowej dysku

wejściowego. W tym momencie obydwa znaczniki będą widoczne jako poruszające się z tymi samymi

prędkościami po obwodach dysków, do momentu, kiedy nie zwiększy się częstotliwości światła

stroboskopowego do bieżącej prędkości obrotowej dysków. Dostrajając częstotliwość błysków światła do

nowych większych obrotów znów zamrozimy oba znaczniki pozycji kątowej, zauważając jednakże, że błąd

pozycji kątowej pomiędzy nimi jest wyższy niż poprzednio. To stopniowe zwiększenie prędkości obrotowej

dysku wejściowego reprezentuje liniowe zwiększanie się częstotliwości wejściowej sygnału do pętli PLL.

Odpowiedź dysku wyjściowego w układzie mechanicznym odpowiada zachowaniu się oscylatora VCO

działającego w pętli PLL.

Jeśli prędkość obrotowa dysku wejściowego stopniowo zmienia się zwiększając się lub zmniejszając o

niewielką wartość w porównaniu do prędkości nominalnej to znaczniki położenia kątowego będą poruszały się odpowiednio zgodnie z kierunkiem obrotów lub przeciwnie do kierunku obrotów dysku. Gdy prędkość błysków

stroboskopu będzie równa prędkości obrotowej dysków to znaczniki te ukażą się nieruchome pokazując

przesunięcie fazowe na obu tarczach. To poruszanie się znaczników względem siebie reprezentuje zmianę sygnału błędu. W niektórych przypadkach zmieniający się sygnał błędu może stanowić wyjściowy sygnał

demodulujący.

Mechaniczny układ dwóch dysków wraz z łączącą je sprężyną jest pomocną wizualizacją odpowiedzi

częstotliwościowej i fazowej dla stanów przejściowych i ustalonych występujących w układzie elektronicznym

zamkniętej pętli fazowej. W tym przykładzie pozycje i prędkości znaczników położenia kątowego

umieszczonych na dyskach są analogiczne do fazy i częstotliwości w układzie elektronicznym. Sprężyna

zachowuje się jak detektor fazy reagujący w sposób ciągły na względną pozycję (fazę) pomiędzy dyskami.

Moment wytworzony w sprężynie stanowi siłę napędzającą dla drugiego dysku. W ten sposób moment

wytworzony przez sprężynę symuluje napięcie sterujące podawane do generatora VCO, który zgodnie z jego

wartością ustala częstotliwość sygnału wyjściowego. Widać zatem, że drugi dysk jest mechanicznym

odpowiednikiem generatora VCO. Duża masa obu dysków wraz z ich pędem kątowym jest odpowiednikiem

filtru dolno-przepustowego w elektronicznych układach PLL.



6

3. Działanie oraz przykłady zastosowania pętli PLL

Teraz rozpatrzmy działanie poszczególnych bloków zamkniętej pętli fazowej tj. generatora strojonego

napięciowo VCO, detektora fazy oraz filtru dolno-przepustowego. Generator generuje sygnał okresowy.

Normalnie wartość częstotliwości generatora VCO jest odgórnie ustalona poprzez wartość pojemności

podłączonej do danego oscylatora. Uruchomienie generatora bez sygnału wejściowego jest analogiczną sytuacją do odłączenia sprężyny od dysku wyjściowego i rozpędzenie tego dysku do stałej prędkości przez np.

zewnętrzny silnik. W układach PLL częstotliwość generowana przez VCO bez podanego sygnału wejściowego

nazywana jest częstotliwością free-running oscylatora i oznaczana jako f0’. Częstotliwość ta generowana jest w

pętli PLL gdy znajduje się ona w stanie niezablokowanym, czyli kiedy brak jest powiązania pomiędzy

częstotliwością wejściową do pętli a częstotliwością wyjściową. Wewnątrz niektórych pętli PLL częstotliwość free-running może być dokładnie ustawiana wokół wartości f0’ poprzez dostarczanie napięcia do opcjonalnego

wejścia dostrajającego (fine tuning). Własność pętli jako generatora sygnałów jest jedną z wielu zastosowań zamkniętej pętli fazowej. Zintegrowane układy PLL mogą generować sygnały z zakresu od 1.0Hz do ponad

50MHz, które to wartości ustawiane są jedynie poprzez dobór odpowiedniej wartości pojemności zewnętrznego

dołączanego do układu kondensatora, którego wartość dobiera się zgodnie z notą katalogową układu PLL.

Generowanie częstotliwości zmiennej wraz z napięciem przez generator VCO czyni go idealnym

urządzeniem służącym do konwersji cyfrowego sygnału, dla którego logicznemu poziomowi „0” odpowiada

jedna częstotliwość natomiast logicznemu poziomowi „1” odpowiada inna częstotliwość. Technika takiej

konwersji sygnału nazywana jest kluczowaniem częstotliwości (FSK- Frequency Shift Keying). Jest to rodzaj

modulacji sygnału cyfrowego używany do transmisji danych cyfrowych po liniach telefonicznych i radiowych

gdzie używanie dwupoziomowego sygnału stałonapięciowego (DC) jest praktycznie niemożliwe. Dokładnie na

tej zasadzie działają modemy (MODulator-DEModulator) konwertujące sygnał cyfrowy na sygnał o różnych

tonach celem przesłania przez linię telefoniczną a następnie dekodujące tak przesłany sygnał po drugiej stronie

linii przesyłowej z powrotem na dane cyfrowe. Warto zwrócić uwagę, że niektóre oscylatory mają częstotliwość wyjściową dostrajaną nie poziomem napięcia tylko wartością prądu. Są to tak zwane oscylatory

sterowane prądowo (CCO – Current Control Oscillator).

Jeśli od wejścia oscylatora w miejsce cyfrowych danych zero-jedynkowych podłączymy wprost

napięciowy sygnał muzyki lub mowy to częstotliwość generowana na wyjściu będzie się zmieniać wraz ze

zmianami sygnału wejściowego. W ten sposób przekształcamy sygnał z dziedziny napięć w dziedzinę częstotliwości tworząc modulację częstotliwości (FM- Frequency Modulation). Oczywiście tak przekształcony

sygnał należy zdemodulować, czyli przejść z powrotem w dziedzinę napięć odzyskując sygnał użyteczny i tą operację również można wykonać przy użyciu pętli PLL. Widać więc, że zamknięta pętla fazowa stanowi

kompletny system mogący służyć do przesłania i odbioru sygnału.

Wyjście z generatora VCO jest podłączone do układu detektora fazowego, do którego podłączony jest

również sygnał wejściowy do pętli. W technice radiowej układ taki często nazywany jest mikserem, ponieważ dwa sygnały są tam ze sobą miksowane. Detektor ten często nazywany jest też komparatorem fazowym lub

układem mnożącym i w zależności od budowy może to być układ analogowy lub też cyfrowy. Celem tego

układu jest wygenerowanie sygnału, który niesie informację o tym jak bardzo częstotliwość sygnału

generowana przez VCO różni się od częstotliwości sygnału przychodzącego. Porównanie tych dwóch

częstotliwości i wytworzenie sygnału proporcjonalnego do ich różnicy umożliwia takie wysterowanie sygnału

wyjściowego VCO żeby zmienił swoją częstotliwość z wartości f0’ i dopasował ją do częstotliwości sygnału

wejściowego. Dokładnie taki proces ma miejsce w pętli, czyli najpierw pętla „pobiera” częstotliwość wejściową a następnie „zatrzaskuje” się na niej. Podobną sytuację możemy wyobrazić sobie w mechanicznym

odpowiedniku tego układu, gdzie wpierw rozłączone dwa dyski kręcą się z różnymi prędkościami kątowymi i

gdy prędkość kątowa dysku wejściowego zbliża się do prędkości obrotowej dysku wyjściowego sprężyna nagle

zostaje połączona z oboma dyskami (moment zatrzaśnięcia) i prędkość obrotowa dysku wyjściowego powoli

zacznie się zbliżać do prędkości obrotowej dysku wejściowego i zacznie utrzymywać jej wartość.



7

Kiedy generator VCO przesunie częstotliwość pracy i zatrzaśnie się na częstotliwości wejściowej

częstotliwość wyjściowa jest dokładnym duplikatem częstotliwości wejściowej. Jeżeli sygnał wejściowy będzie

zawierał składową stałą albo szum sygnał wyjściowy generatora VCO będzie kopiował jedynie częstotliwość i uzyskany sygnał wyjściowy będzie bez składowej stałej i bez szumu. W związku z tą właściwością układy PLL

znakomicie sprawdzają się przy rekonstrukcji i rozpoznawaniu sygnałów.

Sygnał błędu, który używany jest do wysterowania generatora VCO może być wzmacniany, filtrowany,

używany w procesie synchronizacji sygnałów lub może dawać niezbędną informację do zatrzaśnięcia się pętli na danej częstotliwości. Na przykład w niektórych cyfrowych układach pamięciowych lub układach transmisji

dane przechowywane są w zakodowanych pakietach gdzie muszą być pobierane cyklicznie zgodnie z pewną określoną częstotliwością. Pobieranie danych może odbywać się raz lub dwa razy szybciej niż tempo

nadsyłania danych do systemu. Poprzez ustawienie częstotliwości f0’ na pojedynczej lub podwojonej

częstotliwości tempa nadsyłania danych, pętla PLL zatrzaśnie się na niej dając precyzyjny sygnał zegarowy.

Ten przykład ukazuje kolejne z zastosowań układów PLL jako powielacza lub dzielnika częstotliwości.

Układy PLL są zdolne do separowania sygnałów o konkretnych częstotliwościach spośród sygnałów o

różnych częstotliwościach. Jest to używane na przykład w odbiornikach radiowych i telewizyjnych. Ta

selektywność pętli, (czyli zakres pobieranych częstotliwości) może być kontrolowana poprzez filtr dolno-

przepustowy, który umożliwia widzenie przez pętlę tylko sygnałów zbliżonych do interesującej nas

częstotliwości. Stała czasowa filtru dolnoprzepustowego może być łatwo zmieniana poprzez dobór ustawień sieci rezystorów i kondensatorów. Te ustawienia determinują wielkość wartości, o którą częstotliwość wejściowego sygnału może być większa od częstotliwości f0’. Kiedy nastąpi zatrzaśnięcie na określonej

częstotliwości wejściowej pętla PLL będzie kontynuowała śledzenie częstotliwości wejściowej dopóki

chwilowy sygnał wejściowy błędu fazy nie przekroczy możliwości systemu.

Sygnał błędu, który steruje generatorem VCO i trzyma układ w stanie zatrzaśnięcia może stać się w

pewnych przypadkach również użytecznym sygnałem wyjściowym. Na przykład w przypadku demodulacji

sygnału zmodulowanego FSK podczas śledzenia zmian częstotliwości sygnału zmodulowanego, gdzie

logicznemu zeru odpowiada jedna częstotliwość a logicznej jedynce odpowiada druga częstotliwość sygnał

błędu zmienia się oscylując pomiędzy dwoma poziomami podczas przełączania się pętli z jednej częstotliwości

na drugą w procesie śledzenia. Widać zatem, że sygnał zero-jedynkowy automatycznie pojawia się w pętli PLL

która w ten sposób staje się odbiornikiem sygnału zmodulowanego techniką FSK. W ten sposób jedna pętla

może konwertować cyfrowe sygnały zero-jedynkowe na sygnał o dwóch tonach, podczas gdy druga pętla

stanowiąca odbiornik może z powrotem zamieniać te sygnały na cyfrowy sygnał użyteczny.

Zamknięta pętla fazowa również może dekodować sygnały zmodulowane częstotliwościowo (FM) w

podobny sposób do demodulacji cyfrowego sygnału FSK. W takim przypadku generator VCO podłączony do

mikrofonu staje się nadajnikiem sygnału FM natomiast po stronie odbiornika pętla PLL śledząc zmiany

częstotliwościowe sygnału odebranego generuje różny poziom sygnału błędu, który wprost jest sygnałem

wyjściowym dokładnie odpowiadającym użytecznemu sygnałowi w nadajniku.

Kolejnym zastosowaniem pętli PLL jest demodulacja sygnału zmodulowanego amplitudowo (AM). Ten

sposób demodulacji jest bardziej skomplikowany niż demodulacja FM, ponieważ wymagane są do tego

dodatkowe układy takie jak dodatkowy moduł mnożący i filtr dolno-przepustowy. Należy przy tym zauważyć fakt, że demodulacja sygnału AM z użyciem pętli PLL podnosi znacznie liniowość odbiornika w

przeciwieństwie do nieliniowych układów detekcji niespójnej zawierających diodę, kondensator i rezystor.

Wyżej opisane przykłady przedstawiają możliwości wykorzystania zamkniętej pętli fazowej w układach

do generowania sygnałów, modulowania sygnałów, wybierania sygnałów spośród wielu, demodulacji

(detekcji), rekonstrukcji (odzyskiwania) częstotliwości sygnału ze zmniejszonym szumem oraz do powielania i

dzielenia częstotliwości.



8

4. Typy pętli PLL

Generalnie monolityczne układy zamkniętych pętli fazowych można podzielić na dwa typy: cyfrowe i

analogowe. Cyfrowe układy PLL są częściej stosowane do synchronizacji sygnałów cyfrowych, odzyskiwania

częstotliwości zegarowej z zakodowanych strumieni danych oraz do innych aplikacji w technice cyfrowej.

Analogowe monolityczne układy PLL są powszechnie używane w systemach komunikacyjnych, ponieważ zapewniają liniowe zależności pomiędzy wielkościami wejściowymi i wyjściowymi.

Detektor fazy jest prawdopodobnie najbardziej znaczącym układem w zamkniętej pętli fazowej, ponieważ porównuje częstotliwość wejściową z częstotliwością generatora VCO w sposób ciągły. Niektóre cyfrowe

układy PLL posiadają dwuwejściową bramkę XOR pracującą jako układ detektora fazowego. Inne typy

cyfrowych detektorów fazy reagują na przesunięcie zboczy sygnałów wejściowego oraz generowanego przez

VCO. Taki układ porównujący fazę wytwarza napięciowy sygnał błędu, który jest proporcjonalny do różnicy

czasowej pomiędzy zboczami dwóch przebiegów. Taka technika detekcji różnicy faz wytwarza mniejszy szum

sygnału wyjściowego niż komparator zbudowany na bramce XOR. Jednakże takie podejście może wymagać dodatkowej filtracji w układzie pętli.

Wyzwalanie na krawędziach sygnału cyfrowego oznacza, że tylko częstotliwość (okres) jest istotna,

natomiast współczynnik wypełnienia sygnału nie ma znaczenia. Jest to kluczowe stwierdzenie podczas

rozważania aplikacji cyfrowych PLL, w których często wykorzystywane są sygnały niesymetryczne (np. o

współczynniku wypełnienia 20%).

Analogowe układy PLL wykorzystują jako detektor fazy układy kwadraturowego układu

multipleksującego do mnożenia sygnału wejściowego i sygnału z generatora VCO. Ponieważ takie rozwiązanie

jest dokładnym mnożeniem analogowym sygnałów, wyjście z komparatora fazy jest funkcją zarówno

amplitudy, częstotliwości jak i fazy sygnałów wejściowych. Liniowość układu uzyskiwana dzięki takiemu

rozwiązaniu pozwala na szeroki zakres zastosowań i aplikacji w systemach komunikacyjnych.

5. Podstawowe parametry układów PLL

Poniżej w skrócie zestawione zostały podstawowe parametry charakterystyczne dla układów PLL.

Częstotliwość free-running (f0’, ωωωω0’) – Również nazywana często częstotliwością środkową, to jest

częstotliwość, przy której pętla (a dokładnie generator VCO) pracuje, gdy nie jest zatrzaśnięta na sygnale

wejściowym. Znak apostrofu (‘) używany jest do odróżnienia częstotliwości free-running od częstotliwości f0 i

ω0, którymi oznacza się zwykle częstotliwości pracy oscylatorów. (Czasami niektóre źródła oznaczają jako f0 i

ω0 zarówno częstotliwość free-running pracy pętli jak i częstotliwość pracy oscylatora). Jednostką tych

wielkości jest odpowiednio [Hz] oraz [rad/s].

Zakres blokowania (Lock Range) (2fL, 2ωωωωL) – Jest to zakres częstotliwości, wewnątrz których pętla

pozostaje w stanie zatrzaśnięcia. Zakres blokowania (zatrzaskiwania) jest normalnie wyśrodkowany wokół

częstotliwości free-running (f0’) chyba, że w układzie występują jakieś nieliniowości, które ograniczają zakres

zmian częstotliwości po jednej ze stron częstotliwości f0’. Zakres możliwych odchyłek względem

częstotliwości środkowej f0’ jest nazywany Zakresem Śledzenia lub Zakresem Trzymania (Rysunek 4). Zakres

śledzenia jest dokładnie połową zakresu blokowania.

Zakres pobierania (Capture Range) (2fC, 2ωωωωC) – Jest to zakres częstotliwości wejściowych do pętli, przy których jest ona w stanie przejść w stan zablokowania. Zakres pobierania nigdy nie jest większy niż zakres

blokowania, zwykle zakres ten jest trochę węższy. Jest tak, dlatego, że może okazać się niemożliwe przejście

pętli w stan zablokowania na zewnętrznych brzegach Zakresu Śledzenia ze względu na selektywność powodowaną przez filtr dolno-przepustowy.



9

Czas zablokowania (Lock-up Time) (tL) – Czas chwilowy wymagany do przejścia pętli ze stanu free-

running do stanu zablokowania. Ten czas zależy głównie od szerokości pasma selektywności określanego przez

filtr dolno-przepustowy. Czas zablokowania jest odwrotnie proporcjonalny do pasma selektywności. Czas

zablokowania wykazuje pewien rozrzut statystyczny z powodu losowej fazy początkowej pomiędzy wejściem a

sygnałem z generatora VCO.

Wzmocnienie przekształcające komparatora fazy (Phase Comparator Conversion Gain) (Kd) – Stała

wyrażająca wzmocnienie przekształcające detektora fazowego wskazująca na poziom napięcia wyjściowego w

funkcji różnicy fazy sygnałów wejściowego i generowanego przez oscylator VCO podczas stanu zablokowania

pętli. Przy niskim poziomie sygnałów wejściowych Kd jest również funkcją amplitudy tych sygnałów.

Wzmocnienie to ma jednostkę: [V/rad].

Wzmocnienie konwersji VCO (VCO Conversion Gain) (K0) – Stała konwersji odnosząca się do

przyrostu częstotliwości wyjściowej oscylatora od wartości f0’ w funkcji wartości przyłożonego napięcia

wejściowego. K0 ma jednostkę w [rad/sek/V]. K0 jest liniową funkcją ω0’ i jest wyznaczane przy użyciu

odpowiedniego wzoru lub wykresu lub wyznaczane eksperymentalnie poprzez pomiar dla określonej

częstotliwości ω0’.

Wzmocnienie pętli (Loop Gain) (KV) – Jest to iloczyn poszczególnych wzmocnień w pętli: Kd, K0 oraz

wzmocnienia filtru dolno-przepustowego. Kd jest obliczane dla odpowiedniego poziomu sygnału wejściowego

natomiast K0 jest wyznaczane przy odpowiedniej wartości ω0’. KV ma jednostkę [1/s].

Wzmocnienie zamkniętej pętli (Closed-Loop Gain) (CLG) – Częstotliwość i faza sygnału wyjściowego

może być określona przez pomnożenie wzmocnienia CLG przez wartość sygnału wejściowego. Wzmocnienie

zamkniętej pętli CLG jest dane wzorem:

V

V

K

KCLG

+=

1

Częstotliwość nominalna (Natural Frequency) (ωωωωn) – Charakterystyczna częstotliwość pętli określana

matematycznie przez końcowe położenie biegunów na płaszczyźnie liczb zespolonych lub wyznaczana

eksperymentalnie jako częstotliwość modulująca, dla której pętla (w zakresie pracy tłumienia podkrytycznego)

daje maksymalną odchyłkę częstotliwości na wyjściu od wartości f0’ i dla której błąd przesunięcia fazowego

jest największy.

Współczynnik tłumienia (Damping Factor) (ζζζζ) – Stała tłumienia układu drugiego rzędu ze sprzężeniem

zwrotnym. Dla układów PLL, ζ odnosi się do możliwości pętli do szybkiej odpowiedzi na wejściowy skok

częstotliwościowy bez nadmiernego przeregulowania.

Szerokość pasma szumów pętli (Loop Noise Bandwidth) (BL) – Właściwość pętli odnosząca się do ωn

oraz ζ, która określa efektywne pasmo otrzymywanego sygnału. Szumy oraz składowe sygnału spoza tego

pasma są skutecznie tłumione.

Rysunek 4. relacje pomiędzy zakresami pobierania i blokowania pętli PLL.



10

III. ZADANIA DO WYKONANIA:

1. GENERATOR PRZESTRAJANY NAPIĘCIOWO - VCO

Uruchomić oprogramowanie MATLAB, a następnie uruchomić pakiet SIMULINK. Skonstruować układ do

testowania generatora strojonego napięciowo VCO (Voltage Controled Oscillator) jak pokazano na rysunku 3.

PARAMETRY SYMULACJI:

CZAS SYMULACJI: 1[s]

MAX KROK SYM: 1/20000[s]

Scope

Continuous-Time

VCO

Continuous-Time

VCO

1

Constant

Rysunek 5. Układ do testowania generatora VCO.

• Ustawić następujące parametry bloku VCO:

Output amplitude Amplituda wyjściowego sygnału 2[V]

Quiescent frequency Spoczynkowa częstotliwość pracy 10[Hz]

Input sensitivity Czułość sygnału wejściowego 2[Hz/V]

Initial phase Faza początkowa sygnału -pi/2

• Uruchomić układ i zmieniając wartość napięcia wejściowego z podanego w tabeli zakresu odczytać z

przebiegu czasowego wartość częstotliwości sygnału wyjściowego generatora VCO:

Napięcie wejściowe [V] Częstotliwość sygnału

wyjściowego [Hz]

-2

-1

-0.5

0

0.5

1

2

• Wyznaczyć zależność opisaną wzorem, według której zmienia się częstotliwość sygnału wyjściowego

generatora VCO.



11

2. ZAMKNIĘTA PĘTLA FAZOWA PLL

Skonstruować układ do testowania zamkniętej pętli fazowej PLL jak pokazano na rysunku poniżej.

SIMULATION PARAMETERS

SIMULATION TIME=200[s]

MAX STEP=auto

Sine Wave

Frequency=1000[Hz]

ST=1/48000

Scope

Discrete-Time

VCO

Quiescent frequency=1000Hz

Input sensitivity=10Hz/V

ST=1/48000

Product

(detektor fazy)

FDATool

Digital

Filter Design

FDP

Fs=48000

Fpass=10Hz

Fstop=100Hz

Sy gn BLEDUroznica f az sy gnalowCzestotliwosc WE do PLL

Sy gnal WY z petli PLL

Rysunek 6. Układ do testowania zamkniętej pętli fazowej

• Dla wejściowych sygnałów z tabeli zaobserwować jak zachowuje się sygnał błędu oraz porównać częstotliwości wejściową i wyjściową w układzie na przebiegach czasowych i widmowych

fWE 500Hz

fWE 2500Hz

fWE 1000Hz

• Dla ustawionego wejściowego sygnału o częstotliwości 1000Hz uruchomić układ z czasem symulacji

200[s] a następnie podczas symulacji zmieniać częstotliwość sygnału wejściowego co 1 Hz w górę częstotliwości początkowej i w dół częstotliwości początkowej az do momentu rozblokowania pętli. Zaobserwować jak zmienia się sygnał błędu podczas zmian częstotliwości sygnału wejściowego w obu

kierunkach.

• Dla przedstawionej pętli, na podstawie sygnału błędu, wyznaczyć zakres blokowania [Hz] oraz zakres

pobierania. Sprawdzić czy jest różnica między tymi zakresami.

• Sprawdzić i opisać, jaki wpływ na zakres blokowania mają następujące ustawienia:

o Próg odcięcia filtru dolno-przepustowego

o Wzmocnienie K0 generatora VCO



12

3. POWIELACZ I DZIELNIK CZĘSTOTLIWOŚCI

Skonstruować układ powielacza i dzielnika częstotliwości jak pokazano na rysunku 7.



MAX STEP=auto

B-FFT

WY

B-FFT

WE

Sine Wave

Frequency=1000[Hz]

ST=1/48000

Sign3

Sign1

SYGNAL

BLEDU

SYGN

WE i WY

Discrete-Time

VCO



ST=1/48000

Product

(detektor fazy)

FDATool

Digital

Filter Design

FDP

Fs=48000

Fpass=10Hz

Fstop=100Hz

In1Out1

DZIELNIK

CZESTOTLIWOSCI

:n

In1Out1

DZIELNIK

CZESTOTLIWOSCI

:n

1/40000

1/40000

Sy gn BLEDUroznica f azf WE

Sy gnal WYSYG

PROSTOKATNY

SYGNAL PROSTOKATNY

Rysunek 7. Układ powielacza i podzielnika częstotliwości

• Przedstawić przebiegi czasowe i częstotliwościowe sygnału wyjściowego i wejściowego Dla następujących

ustawień układów dzielących częstotliwość i zestawić w tabeli uzyskane wartości częstotliwości

wyjściowych z układu

DZIELNIK CZĘSTOTLIWOŚCI WE DZIELNIK W PĘTLI PLL

/1 /1

/2 /1

/1 /2

/2 /2

• Zastanowić się, dla jakich wartości podziału częstotliwości można z sygnału wejściowego 1000[Hz]

uzyskać sygnał wyjściowy o częstotliwości 1333,33[MHz]



13

4. DEMODULACJA AM (DSB-LC) Z UŻYCIEM PLL

Skonstruować układ do detekcji spójnej z układem zamkniętej pętli fazowej PLL 5.



MAX STEP=auto

B-FFT

WY

B-FFT

WE

Sign3

Sign1

SYGNAL

BLEDU

SYGN

WE i WY

Discrete-Time

VCO



ST=1/48000

Product

(detektor fazy)

Product

Out1

Out2

MODULACJA

AMPLITUDOWA

SYGNALU

DSB-LC

NOSNA=1000Hz

S. MODUL.=260Hz

ST:1/48000!

FDATool

FDP

FDATool

Digital

Filter Design

FDP

Fs=48000

Fpass=10Hz

Fstop=100Hz

1/40000

1/40000

Sy gn BLEDUroznica f az Sy gnal WY

SYGNAL PROSTOKATNY

SYG

PROSTOKATNY

Sy gnal zmodulowany amplitudowoPrzesuwanie w

zakresie

czestotliwosci

Sy gnal uzy teczny

(po demodulacji)

Sy gnal modulujacy (uzy teczny )

Rysunek 8. Układ do detekcji obwiedniowej

• Dobrać odpowiednie parametry sygnału i przeprowadzić proces detekcji spójnej dla sygnału

zmodulowanego amplitudowo AM-LC.

• Jeśli zajdzie taka konieczność to dopasować sygnał wyjściowy z demodulatora tak, aby zapewnić mu

odpowiednie przesunięcie fazowe i amplitudę korzystając ze wzmacniacza i układu odejmującego składową stałą.

• Wykreślić przebiegi czasowe sygnału wejściowego (modulującego) i wyjściowego (po demodulacji) na

jednym wykresie czasowym.

• Zaobserwować (podczas pracy układu) jak zmienia się zachowanie układu detektora AM z pętlą PLL przy

niewielkich zmianach częstotliwości nośnej w nadajniku (wykreślić sygnał błędu oraz przebiegi czasowe

sygnału wyjściowego i wejściowego).



14

5. WNIOSKI

Na podstawie przeprowadzonych badań wyciągnąć wnioski ustosunkowujące się do następujących tematów:

• Podstawowe różnice w budowie opisywanych układów i w sposobie wykorzystania w nich zamkniętej pętli fazowej PLL.

• Jakie są wady i zalety pętli PLL?

• Jakie zalety ma wykorzystanie pętli PLL w układach demodulacji amplitudy?

• Własne uwagi i spostrzeżenia na temat przeprowadzanych symulacji.

Dodatkowo (na ocenę celującą po spełnieniu wszystkich podstawowych warunków)

• Znaleźć i opisać jedną przykładową realizację sprzętową generatora VCO (schemat elektryczny i ideowy)

• Znaleźć i wymienić (tabela lub katalog) podstawowe grupy dostępnych na rynku generatorów VCO

• W tabeli umieścić nazwę producenta oznaczenie układu i podstawowe parametry (np.: zakres

częstotliwości)

• Znaleźć i ogólnie opisać jeden dowolny przykład praktycznej realizacji układu pętli PLL (układ scalony)

Uwaga: W przypadku osób piszących sprawozdanie rozszerzone (na ocenę celującą) zakres materiału

dodatkowego może być dołączony do sprawozdania w terminie późniejszym, ale nie dłuższym niż 1

tydzień od ostatecznego terminu oddania podstawowej części sprawozdania.



15

IV. SPRAWOZDANIE:

W sprawozdaniu należy zamieścić wszystkie zrealizowane w punkcie III zadania. Każde zadanie powinno

być zatytułowane i ponumerowane, powinno zawierać rysunek z wykonanym w SIMULINKU schematem

blokowym układu (z odpowiednimi oznaczeniami i komentarzami tekstowymi), wypisane jego parametry (w

osobnej tabeli lub bezpośrednio na układzie w SIMULINKU) oraz przebiegi otrzymane z poszczególnych

układów lub na poszczególnych etapach przeprowadzania procesu obliczeniowego. Wszystkie układy

umieszczone w sprawozdaniu nie powinny być zamaskowane, lub na osobnym rysunku powinien być pokazany

układ umieszczony pod maską. W sprawozdaniu z ćwiczenia czwartego należy umieścić wnioski końcowe

dające odpowiedź na pytania zawarte w punkcie III.5 instrukcji i podsumowujące przeprowadzone badania.

Ogólne uwagi dotyczące sprawozdania:

• Strona tytułowa, powinna zawierać: Imiona i nazwiska osób, numer grupy, nazwę przedmiotu, tytuł

ćwiczenia, numer ćwiczenia i datę wykonania ćwiczenia,

• Układ strony powinien być następujący: marginesy 0,5 cm z każdej strony, czcionka 10,

• Wykresy możliwie małe, ale czytelne, opisane i umieszczone bezpośrednio pod lub obok układu tak,

żeby było wiadomo który przebieg należy do którego układu,

• Sprawozdanie nie powinno być długie, ale powinno zawierać wszystkie niezbędne informacje.

Uwaga: Sprawozdanie należy przesyłać na pocztę lub wskazany przez prowadzącego serwer FTP w formacie

PDF zatytułowane w następujący sposób:

NrĆw_Specjalność_NazwiskoImię1_NazwiskoImię2.pdf

na przykład:

4_AM_KowalskiJ_NowakS.pdf

4_MK_WawelskiS_IksińskiZ.pdf

4_RM_ZielonyR_StudentP.pdf

Sprawozdania oddane w innej formie lub z nieprawidłowym opisem nie będą przyjmowane!

Uwaga: Jeśli materiał na ocenę celującą nie jest dołączony do sprawozdania w momencie jego wysłania tylko

jest dostarczany w terminie późniejszym należy go zatytułować w następujący sposób:

NrĆw_Specjalność_NazwiskoImię1_NazwiskoImię2-dodateknaCEL.pdf

na przykład:

4_AM_KowalskiJ_NowakS-dodateknaCEL.pdf

4_MK_WawelskiS_IksińskiZ-dodateknaCEL.pdf

4_RM_ZielonyR_StudentP-dodateknaCEL.pdf

Dodatki do sprawozdania oddane w innej formie niż pdf lub z nieprawidłowym opisem nie będą przyjmowane!

TEMAT: ZAMKNI ĘTA P ĘTLA FAZOWA PLL -...

Documents

Transcript of TEMAT: ZAMKNI ĘTA P ĘTLA FAZOWA PLL -...