Tema i Flip Flop

8/17/2019 Tema i Flip Flop

1/18

1

UNIVERSIDAD NACIONAL TECNOLÓGICA DE

LIMA SUR

CARRERA DE INGENIERIA ELECTRÓNICA YTELECOMUNICACIONES

CURSO: CIRCUITOS DIGITALES IISEMESTRE ACADÉMICO 2016 – I CICLO: IV

TEMA I : FLIP FLOPSDOCENTE : MSc.Ing. ORLANDO ADRIAN ORTEGA GALICIO

FECHA : 11-05-16


2/18

2

•

Un biestable es un dispositivo de almacenamiento temporal de estados quepuede permanecer en cualquiera de sus dos estados gracias a su capacidadde realimentación. Dispositivo capaz de almacenar un bit (H ó L).

Biestables

M.Sc. Ing. Orlando Ortega Galicio

Circuitos Digitales III

Flip Flops

UNTELS Ingeniería Electrónica y Telecomunicaciones

•Clasificación :

* Según utilicen o no una señal de reloj:

. Síncronos

. asíncronos

necesitan una señal para validar

la salida (Señal de sincronismo ode reloj CLK)

no necesita señal de

sincronización para cambiar la

salida


3/18

3

FLIP FLOP

• El elemento mas importante de la memoria es el flip flop, el

cual esta constituido por un arreglo de compuertas lógicas.

Aunque una compuerta lógica, por si misma, no tiene

capacidad para almacenar. Se pueden conectar varias a la vez

de tal manera que permitan el almacenamiento de lainformación

• Un Flip Flop es capaz de almacenar un 1 ó un 0, es decir un

bit de información

• El flip flop asíncrono también se conoce por otro nombre,

Latch.

Circuitos Digitales II Flip Flops

UNTELS Ingeniería Electrónica y Telecomunicaciones M.Sc. Ing. Orlando Ortega Galicio


4/18

4



LATCHEl elemento mas importante de la memoria es el Latch , el

cual esta constituido por un arreglo de compuertas lógicas

puede tener varias entradas pero solo dos salidas:

la normal y su opuesta



5/18

5

S R Q(t+1) función

1 1 Q(t) sin cambio

0 1 Q=11 0 Q=0

0 0 X Invalida*

*Produce Q=Q = 1

LATCH CON COMPUERTAS NAND



implementación mediante puertas nand

¿ Que pasa si estando las salidas en un

estado conocido, las señales de SET y

CLEAR pasan a ser 0 al mismo tiempo ?

Estado inválido



6/18

6



LATCH CON COMPUERTAS NOR

Implementación mediante puertas NOR



7/18

7



EL CONCEPTO DE RELOJ

• El reloj es una señal de sincronización

• Determina los instantes en los que la lógica está activa

• Es una señal cíclica con dos niveles: alto y bajo

• Los F/F tienen una entrada adicional que permite sincronizar sus acciones

con la señal de reloj o CLK



8/18

8

Tipos de biestables y su utilización:

SC JK D T

Asíncrono Uso común Interésteórico

Por nivel Interés teórico Interésteórico

Uso común

Por flanco Interés teórico Uso común Uso común Interés teórico

MaestroEsclavo

Uso común Uso común Uso común Interés teórico




9/18

9



Se dispara por frente de subida

FLIP-FLOP S/C SINCRONIZADO POR RELOJ

EJEMPLO



10/18

10



F/F J-K SINCRONIZADO POR RELOJ

J K CLK Q0 0 Q (sin cambio)

1 0 1

0 1 0

1 1 Q0( (cambia estado)

Q



11/18

11



F/F D SINCRONIZADO POR RELOJ

Q

D

CLK

0

1

0

1

D CLK Q

0 0

1 1



12/18

12



F/F D SINCRONIZADO POR RELOJ

Transferencia de datos en paralelo



13/18

13



La mayoría de los F/F tienen una o más entradas asíncronas

ENTRADAS ASÍNCRONAS

RESPUESTA DEL FF

Operación sincroniza por reloj *

Q = 1 (Sin importar el estado de CLK )

Q = 0 (Sin importar el estado de CLK )

No se usa

*Q responde a J, K y CLK



14/18

14



Entradas asíncronas:

•La mayoría de Flip Flops sincronozados por reloj tambien tiene una o

mas entradas asíncronas que operan independientemente de lasentradas sincronas y de la entrada de reloj.

• Estas entradas asíncronas (entradas de sobre control) se pueden

utilizar para establecer el FF al estado 1 o al estado cero en cualquier

momento sin importar las condiciones de las otras entradas.

• Preset = Clear = 1: Se puede llevar acabo la operación sincronizada

por reloj.

• Preset = 0; Clear = 1: Q es puesta inmediatamente a uno sin

importar las otras entradas.

•Preset = 1; Clear = 0: Q inmediatamente se restablece a cero sin

importar las otras entradas

•Preset = Clear = 0: Respuesta ambigua



15/18

15



Preset = Clear = 1: Se puede llevar acabo la operación sincronizada por reloj.

Preset = 0; Clear = 1: Q es puesta inmediatamente a uno sin importar las otras

entradas.

Preset = 1; Clear = 0: Q inmediatamente se restablece a cero sin importar las otras

entradas

Preset = Clear = 0: Respuesta ambigua

J K CLK Q

0 0 Q (sin cambio)

1 0 1

0 1 0

1 1 Q0( (cambia estado)



16/18

16




17/18

17

CONCLUSIONESCircuitos Digitales II Flip Flops


Biestables:

Son circuitos que tienen dos estados estables. Cada estado puede permanecer de

forma indefinida. Son circuitos con memoria.

Biestables asíncronos:

Llamados también flip flops asíncronos.

Las salidas responden inmediatamente a los valores de las entradas.

Biestables síncronos:

Llamados también flip flops síncronos.

las salidas responden en función de la señal de reloj.

* activos por nivel: cuando el reloj se encuentra en el nivel activo, las salidas

responden a todas las variaciones de las entradas.* activos por flanco: cuando se produce el flanco, las salidas toman el valor

correspondiente a las entradas en dicho instante.

Este valor no se modificará hasta el siguiente flanco, a pesar de que el valor de las

entradas varíe.



18/18

18CIRCUITOS DIGITALES II

¡Muchas Gracias!

FINAL DEL CAPITULO I

Tema i Flip Flop

Documents

Transcript of Tema i Flip Flop