P-2 環境埋め込みデバイス工学 (Environment-embedded Device Technology)

プロジェクトリーダ：

黒田 忠広 総合デザイン工学専攻 教授

事業推進担当者:

伊藤 公平 基礎理工学専攻 教授

真壁 利明 総合デザイン工学専攻 教授

天野 英晴 開放環境科学専攻 教授

Hollinger, Guy Ecole Centrale de Lyon- 所長 Lyon nanotechnology Inst.

研究推進協力者:

中野 誠彦 総合デザイン工学専攻 准教授

松本 佳宣 基礎理工学専攻 准教授

石黒 仁揮 総合デザイン工学専攻 専任講師

八木澤 卓 総合デザイン工学専攻 特別研究助教

RA：

佐藤 俊和 総合デザイン工学専攻 後期博士課程 3 年 清水 康雄 基礎理工学専攻 後期博士課程 2 年

A. Manaf 基礎理工学専攻 後期博士課程 2 年 宮本 聡 基礎理工学専 後期博士課程 1 年

濱岡 福太郎 総合デザイン工学専攻 後期博士課程 1 年

I 研究の概要

（１）背景

近年の高度情報化社会において、個々人の生活における利便性は大き

く向上した。しかし、今日における個人の活動へのディジタル支援は特

定のサービスを提供するのみで、個々人の個性に合わせたものには至っ

ていない。そこで求められているのが、人間一人ひとりの活動に合わせ、

その活動を余すことなく支援してゆく人間中心の科学技術の構築である。

人間中心の科学技術を構築していく上で重要になるのが、機能の集積

化と分散化である。人間活動を十分に補うレベルにまで高めるためには、

機能の集積化を進め、テラビットクラスの情報処理能力を実現すること

が求められる。また、個々人の活動の情報を受容するためには、超低電

力消費のデバイスをアンビエントに分散化する必要がある。

このように、今後求められる人間中心の科学技術を実現する上では、

これまでの既存技術の延長ではなく、革新的な技術開発が必須となる。

そのために、電子デバイスやプロセス技術からシステムまでを有機的に

融合させるべく、統合的かつ多角的な協力体制を築くことが求められる。

（２）目的、計画

本プロジェクトの目的は、デバイスからシステムまでのそれぞれの学

問分野の融合を行い、それらの相乗効果を引き出すことで新たな価値を

有した基盤技術を開発することである。デバイスの研究開発としては、

プラズマプロセス、超高速 Si-LSI 間接続を用いた三次元 LSI、革新的ナ

ノデバイス、センサーデバイスの開発を行う。システムの研究開発とし

ては、分散された機能を無線接続するためのアナログ・デジタル混載シ

ステム LSI、センサネットワークシステムの開発を行う。これらを分担

する研究推進担当者間での連携を密に行い、 終的な目標は人間が意識

することなく個々人の活動をディジタル支援するアクセス空間を構築す

ることである。 本プロジェクトは 2011 年度に上記の目標を達成するために、具体的

かつ綿密な計画を立てている。初年度である 2007 年度においては、そ

れぞれの分野における基盤研究を行った。来年度以降については、各教

員間の連携をさらに密にし、学際的な融合にも取り組んでゆく予定であ

る。

（３）意義

本プロジェクトの特色は、プラズマプロセスや量子トランジスタとい

った下流のレイヤから LSI システムやセンサネットワークといった上流

のレイヤまでを含めた、包括的研究体制を築いている点である。このよ

うな研究体制は国内外をみても希有であり、次世代型の研究体制として

注目を集めることが大いに期待される。

本プロジェクトにて行っている研究開発は、20～ 30 年後に実用化が見

込まれるような将来的なデバイスのための革新的な技術開発から、実社

会ですぐに応用が見込まれる技術開発まで多岐に渡っている。基礎研究

に対する投資を控える傾向にある国内メーカの基礎研究所の役割を果た

すと同時に、産学連携を積極的に進めており、我が国の研究開発への貢

献は学術的観点からも産業的観点からも非常に大きい。

また、本プロジェクトに博士号取得前の将来を担う人材が参加するこ

とで、デバイスからシステムまでを包括的に学ぶことができ、教育的な

観点からも非常に有意義である。

（４）研究成果概要

本年度は、プロセスからシステムまでの多分野にわたって顕著な研究

成果を国内外に対して広く発表することに成功した。それぞれの研究成

果の概要を下記にまとめる。

個々の電子デバイスの性能向上、認識機能の分散化を目標として、

Si-LSI 間の超高速無線配線および認識能力を有した環境埋め込みデバ

イスの開発を行った。Si-LSI 間の配線としては、1 チャネル当りの世界

高速度 (11Gbps)を達成した。また、環境埋め込みデバイスにて人間の

活動情報を受容するために必要な基盤技術を開発した。具体的には、環

境音から人間の行動を判別するアルゴリズムを開発した。開発したアル

ゴリズムは処理フローを 適化したことで、計算処理を 小限に抑える

ことが出来た。その結果、情報処理能力の限られたセンサ端末において

も利用可能となった。

次世代の半導体デバイスを実現するための、革新的ナノデバイスの研

究開発を行った。2002 年度より提唱している「全シリコン量子コンピュ

ータ」の実現に向けて、基盤技術の開発に取り組んでいる。本年度の成

果としては、演算の初めに必要な初期化動作を実現する手法を開発した。

シリコン中に意図的に添加された P ドナー不純物を用いて、その周辺に

存在する 29Si 核スピンの偏極を増大させることに成功した。

一つのシリコンチップに電子と光の両デバイスを一括加工するための

プラズマプロセス開発を行った。電子と光の両デバイスを集積すること

でさらなる情報処理性能の向上を見込むことができる。これまでに培っ

てきた垂直統合型プラズマ加工 CAD (VicAddress)での知見を生かし、

開発を進める。本年度の成果としては、超微細加工を行う際に問題とな

るプラズマモールディングの解析に VicAddress を適用し、モデリング

に成功したことである。モデリングに成功したことで、プラズマモール

ディングの効果を定量的に見積もりつつ、時間領域でのエッチング形状

の変化を予測することが可能となった。

機能の集積化手法として、LSI チップを 3 次元的に集積する手法が注

目されている。この 3 次元 LSI において、重要となる 3 次元用オンチッ

プネットワークの開発を行った。これまでに開発した Fat H Tree を 4つ折りたたみ、若しくは 2 つ折りたたみにして 3 次元用にレイアウトす

る手法を開発し、演算処理性能や消費電力の改善を実現した。また、 3次元方向のリンクをクロスバに置き換える、Xnot 手法を開発した。Xnotの導入により、さらなる性能向上を見込めることを確認した。また、 3

次元動的リコンフィギャラブルプロセッサの開発を行った。同プロジェ

クト内にて行われている Si-LSI 間配線を用いて、チップ間の接続を行っ

ている。チップの試作は完了しており、来年度に評価を行う予定である。

分散化された電子デバイスが人間の活動情報を取得するために、セン

サデバイスの開発が必要である。センサデバイスの一種である、傾斜セ

ンサを開発した。センサネットワークなどのアプリケーションを想定し

た際には、センサデバイスは低消費電力でなくてはならない。そこで、

本年度は低消費電力センサデバイスを実現するための、増幅回路の研究

を行った。従来用いていた消費電力の大きいオペアンプの機能を、低電

力なインバータで実現することで低電力化を実現した。

電子デバイスの高性能化の手法の一つとして半導体加工の微細化があ

げられるが、近年では微細化による 2 次的な効果(ショートチャネル効

果)が顕著となっている。ショートチャネル効果がトランジスタの性能向

上を律則し、LSI の高性能化の障壁となってしまう。そこで注目されて

いるのが FinFET などのダブルゲートデバイスである。本年度は、ダブ

ルゲートデバイスのモデリングを行った。ダブルゲートデバイスを、

BSIM モデル 2 つを組み合わせたモデル (Twin MOS Model)として扱うこ

とを提案した。実際に試作したデバイスとの回路特性のフィッティング

を行い、メモリ回路への応用にも発展した。

分散化された電子デバイス同士でネットワークを構成するためには、

デバイス同士を無線接続する必要がある。デバイスがネットワークに接

続する際に、周辺の電波状況を認識し 適な通信方式を自立的に 適化

する技術として、コグニティブ無線の研究を行っている。本年度は、広

帯域局発振器の出力を分周する回路、及びその信号をクロックとして離

散時間アナログ信号処理を行う高速サンプリング回路を考案した。サン

プリング回路において、GHz クラスの高速クロック用ブートストラップ

回路を考案し、MOSFET の微細化に伴う電源電圧低下の問題を回避する

ことに成功した。 LSI の高性能化を実現するための材料として、低誘電率 (low-k)材料が

注目を集めている。low-k 材料を用いることで、RC 遅延を低減し、高速

化を図ることが可能となる。本プロジェクトでは、有機 low-k 材料に着

目し、有機 low-k 材料のエッチング形状の予測を行った。エッチング表

面上に堆積するポリマー膜存在下での実効的なエッチレートを評価する

新たな手法(二層表面レベルセット法)を開発し、現実的な計算時間でエ

ッチング形状発展像を追跡した。

（５）国際連携実施状況

本年度は 2007 年 11 月に国際ワークショップを 2 日間にわたって開催

した。初日はフランスの Ecole Centrale de Lyon-Lyon Nanotechnology Inst.と NanoWorkshop を、 2 日目は中国の西安交通大学と Workshop on Device and Information/Communication Technology を行った。 本プロジェクトからは、真壁教授が Opening Remark を、黒田教授が

“CMOS Proximity Inter-Chip Communications”と “From More Moore to More than Moore”と題する 2 件の講演と Closing Remark を行った。 また 2008 年 2 月に RA 主体のワークショップを Ecole Centrale de Lyon-Lyon Nanotechnology Inst.で行った。 ＲＡの清水が 2008 年 3 月に、ベルギーの研究機関 IMEC の Professor Wilfried Vandervorst を訪れ、シリコン同位体超格子による二次イオン

質量分析評価標準化についての議論を行った。 Ⅱ 研究成果 （１）Si-LSI 間の超高速無線配線と認識能力を兼ね備えた環境埋め込み

デバイスの開発 （ 1）高速チップ間インタフェースの研究開発 本プロジェクトにおいては、環境に融合したアクセス空間の構築がそ

の目標として掲げられているが、そのために必須とされるのが高度情報

処理である。特に、人間の活動を余すことなく支援する際には現在の技

術に変わる革新的な技術開発が要求される。 分担者は、高度情報処理を支える基盤技術である、Si-LSI 間の超高速

無線配線に関する研究を行っている。積層された Si-LSI 間を超高速無線

配線にて接続し、LSI システムを構成することでより高度な情報処理が

可能となる。分担者のチームにおいては、チップ上に作製したコイル間

の誘導結合を用いて通信を行う、誘導結合通信の開発を行っている。 本年度は、 1 チャネルあたりのデータ転送速度を従来の誘導結合通信

に比べて 11 倍に高める回路技術の開発を行った。下の図 1 に性能比較

を示す。従来までの 1 チャネルの 高速度は米カリフォルニア大学

(UCLA)が達成した 11Gbps であった。しかし、UCLA が開発した Si-LSI間配線は容量結合を用いたものであり、通信距離が非常に小さいという

問題点があった。本研究成果により、世界 高速度を達成しつつ、通信

距離を 5 倍に伸ばすことに成功した。

図 1 他のチップ間インタフェースとの比較

次に提案する超高速チップ間インタフェースを既存の LSI システムに

適用するための基盤技術 (バースト転送技術 )を開発した。下の図 2 に示

すのがバースト転送技術である。この技術を用いることで携帯電話等の

ベースバンド部で用いられている 400MHz のシステムクロックでの通

信が可能となる。 図 3 は性能諸元である。バースト転送技術を用いることで、従来型の

誘導結合チャネルをパラレルに並べた場合に比べて、同じバンド幅の通

信を 1/3 の面積で実現可能となった。

図 2 バースト転送技術

図 3 性能諸元

(2) センサネットワークのための環境音を用いた行動認識 (a) 環境音識別アルゴリズム 本研究で提案する識別アルゴリズムは、以下の図 4 のような構成にな

っている。学習と識別フェーズから構成されている。我々はセンサネッ

トワークを利用したアプリケーションを想定していることから、本研究

では処理性能の限られたセンサ端末でも環境音識別が可能なアルゴリズ

ムを示すことを目的としている。

図 4 環境音識別フロー

環境音識別処理のボトルネックとなる要素とは、識別に必要な入力の

長さやフレーム数、特徴ベクトルの次元数などが挙げられ、これらは図

5 の特徴抽出フローにおける各種構成パラメータにより決められる。そ

こで本研究では、これらの要素に対して識別処理の負荷を考慮した上で

の 適値を示した。

図 5 特徴抽出フロー

(b) 特徴抽出フローの 適構成 識別性能をできる限り保ったまま、識別処理量を低減するための特徴

抽 出 フ ロ ー の 構 成 方 法 を 示 す 。 主 要 な 構 成 パ ラ メ ー タ と し て は 、

Mel-fiter 数と Frame オーバーラップである。Mel-fiter 数は特徴ベクト

ルの次元数を決定し、Frame オーバーラップは 1 入力当たりの特徴ベク

トル数を決定することになる。

図 6 特徴抽出フロー構成パラメータと識別処理量

図 6 より、Mel-filter 数は Frame オーバーラップと比較して、識別処

理量には大きく影響しておらず、識別性能に寄与する部分だったため、

大の 24 を採用した。より大きな影響力あった Frame オーバーラップ

は、図 7 に示すように識別性能に対してはほとんど影響していない。そ

こで、Frame オーバーラップは 0 を採用した。

図 7 特徴抽出フローの 適構成における識別性能と識別処理量 （２）半導体同位体工学推進 (1) シリコン量子情報処理にむけて (a) はじめに

半導体産業のスタンダードであるシリコンを用いた実用的な量子コン

ピュータの構成を考案し、量子情報分野におけるその位置づけを計算機

科学および基礎スピン物性の立場から明らかにし、その実現にむけた要

素技術の開発を進めている。要素技術は、素子作製、初期化、演算、読

み出し、通信に分別される。以下に本研究の構想と成果の概要をまとめ

る。

(b) 構想 本研究は，我々が 2002 年に提案した「全シリコン量子コンピュータ

（All-Silicon Quantum Computer）」 [1]に基づく。本研究では，その提

案を精査しながら改良を加え，現在では図 8 に示す構造までの進展を得

た。 [2] ここでは核スピンを持たない 28Si 安定同位体基板上に核スピン

を有する 29Si 安定同位体を一列に並べる。この列をなす 29Si 安定同位体

の 1 個 1 個にビット情報（ 0 または 1）を格納して情報処理を行う。具

体的には、 29Si 安定同位体は核スピン 1/2 を有するため、 2 準位系であ

り、核スピン上向きを 0、下向きを 1 として情報を格納する。核スピン

は量子であり、その振る舞いは古典力学ではなく量子力学に従う。よっ

て、この素子は量子コンピュータである。この素子を量子コンピュータ

として動作させるためには、１）始めにすべての核スピンを 0 状態にセ

ット（初期化）し、２）量子演算（ 1 量子ゲート演算と 2 量子ゲート演

算）を実行し、３）終りに個々の核スピンの向きが上か下かを測定する

必要がある。これらの条件を満たすために、パーマロイ磁石 (NiFe)とリ

ン不純物がそれぞれ列の両端に置かれている。図 8 に示す素子全体に 7テスラの強磁場を印加すると、パーマロイの端では飽和磁場の約 2 テス

ラが加わり 9 テスラの磁場が発生する。よって、 29Si 量子ビット列の一

端（パーマロイ側）は 9 テスラ、その反対の端は 7 テスラの磁場となり、

結果として 29Si 量子ビット列に沿った大きな磁場勾配が実現する。これ

により、個々の 29Si 量子ビットが異なる磁場、すなわち、異なる核磁気

共鳴周波数を有することになり、周波数選択による任意の量子ビットの

任意の量子演算が可能になる。2002 年当初の提案と比較して改良された

点は、アンサンブル（統計的集団）演算を理想的な単一量子演算に拡張

したことと、その場合に困難とされる初期化と読み出しをリン不純物を

用いて実現するアイデアを具体化したことである。さらに 近では、

NiFe m agnet

B= 7T

B=9T

図 8 全シリコン量子コンピュータの全容

量子計算結果を量子情報として離れた位置に移動させる手段（量子通信）

としてシリコン中のベリリウム欠陥からの発光が単一光子源に使えるか

を調べている。 (c) 2006 年度までの成果

同位体組成が制御されたシリコン半導体中に、 29Si 核スピン量子ビッ

トを選択的に配置し、それらを量子ビットとして用いるための量子操作

（特に、初期化とコヒーレンス時間の延長と読み出し）に関する基礎研

究を多角的に実施した。分離されたシリコンを原子レベルの精度で堆積

し、その極限として、シリコン上に 29Si 核スピン量子ビットを一列に並

べるための表面物理を解明し、実際にシリコンやゲルマニウムの原子鎖

の作製に成功した。 [3-6] また、シリコン中の 29Si 核スピン量子ビット

の初期化法として、光を用いる方法 [7]と電子スピン共鳴を用いる方法 [8、9]を提案し、実験において初期化のために必用なスピン物性を解明し、

熱平衡状態における核スピン偏極と比較して、1000 倍以上に高めること

に成功した。さらに、核磁気共鳴装置中でラジオ波を照射することによ

り核スピン量子ビット間の双極子相互作用を時間平均で打ち消すことに

成功し、 29Si 核スピンのコヒーレンス時間を室温において 25 秒以上に

伸ばすことに成功した。 [10] 29Si 核スピン読み出しに関しても、光と電

子磁気共鳴を用いる方法を提案した。ここでは 29Si 核スピンの量子情報

を近くに配置された 31P 核スピンにスワップ操作によって移行したうえ

で、 31P 核スピンを読み出す新概念を提案し、実験においてアンサンブ

ルではあるが、光のみで 31P 核スピンを測定することに成功した。[11] 同様の手法は光電流を用いた核スピン読み出しにも用いられることを示し

た。電子磁気共鳴では、 31P 核スピンとエンタングルしたリンに束縛さ

れた電子スピンの量子情報を読み出すことに成功した。 [12] (d) 2007 年度の成果 Si 中に意図的に添加された P ドナー不純物を用いて、その周辺に存在

する 29Si 核スピンの偏極を増大する方法を見出した。29Si 核スピンを量

子ビットと考える我々の素子において、計算の初めに必要な初期化に関

する重要な技術である。具体的には、磁場中においてリンに束縛された

電子スピン磁気共鳴に相当するマイクロ波を照射することにより、電子

スピン偏極の飽和が誘発され、結果としてその周辺に存在する 29Si 核ス

ピンがある方向にそろえられる。この手法を追求することで偏極率を

10%に近づければ量子コンピュータの初期化に十分なレベルに達する。

また、シリコン中のリン核スピンの量子情報を電流で読みだす方法や、

その結果をベリリウムを用いて光として移動させる手法の開発も開始し

た。 (2) ナノ CMOS プロセスシミュレータの開発

加工サイズの微小化が急激に進むシリコン半導体の新しいチップ開発

には、工場や R&D 部門における経験と試行錯誤のみに頼るのは効率的

ではない。そこで利用されるのが、目標とする回路の製造工程をコンピ

ュータ上で開発するプロセスシミュレータと、その結果として得られる

素子特性を予想するデバイスシミュレータで、 近では両者を一体化し

た Technology Computer Aided Design (TCAD)の信頼性と計算速度向

上が新規チップ開発の経費削減と期間短縮、すなわち半導体企業の競争

力強化の切り札とされている。しかし、素子サイズがナノ領域に突入し

た現在、TCAD 開発においてもこれまでのマイクロチップ時代の経験則

が通用せず、その原因は、シミュレーションに必要なナノ領域特有（多

くの場合は非熱平衡）の化学反応や拡散に関する基礎物性値・変数値が

ほとんどわかっていないためだと明らかになった。本研究項目では、同

位体シリコンナノ構造という我々の技術を利用して次世代 TCAD 開発

に不可欠なナノ領域特有の物性値を取得し、その結果をリアルタイムで

Selete が進める TCAD 開発に取り込むことにより、半導体開発に要する

期間・費用の 50%以上削減する信頼性と高速性を有する TCAD のプロト

タイプ作成を目指す。本研究に関する成果は、当研究室に所属する RA清水康雄氏の報告を参照されたい。 (3) シリコン新機能トランジスターの開発 シリコントランジスターの微細化による発展の限界を突破するために

Si と Ge を融合したエレクトロニクス材料の開発を行っている。特にキ

ャリア移動度を上げることによる素子動作速度の高速化と、当研究室に

所属する RA 宮本聡氏が本報告書に記載するとおり、シリコン単電子ト

ランジスターに関する研究を行っている。 引用文献 [1] T. D. Ladd, J. R. Goldman, F. Yamaguchi, Y. Yamamoto, E.Abe, and K. M. Itoh, Phys. Rev. Lett. 89, 017901 (2002). [2] K. M. Itoh, Solid State Commun. 133, 747 (2005). [3] S. Yoshida, T. Sekiguchi, and K. M. Itoh, Appl. Phys. Lett. 87,

031903 (2005). [4] T. Sekiguchi, S. Yoshida, and K. M. Itoh, Phys. Rev. Lett. 95, 106101 (2005). [5] T. Sekiguchi, S. Yoshida, and K. M. Itoh, Thin Solid Films 508, 231-234 (2006). [6] T. Sekiguchi, S. Yoshida, Y. Shiren, K. M. Itoh, J. Myslivecek, and B. Voigtländer, J. Appl. Phys. 101, 081702 (2007). [7] A. S. Verhulst, I. G. Rau, Y. Yamamoto, and K. M. Itoh, Phys. Rev. B 71, 235206 (2005). [8] H. Hayashi, W. Ko, T. Itahashi, A. Sagara, K. M. Itoh, L. S. Vlasenko, and M. P. Vlasenko, Phys. Status Solidi C 3, 4388 (2006). [9] L. S. Vlasenko, M. P. Vlasenko, D. S. Poloskin, R. Laiho, H. Hayashi, T. Itahashi, A. Sagara, and K. M. Itoh, Phys. Status Solidi C 3, 4376 (2006). [10] T. D. Ladd, D. Maryenko, Y. Yamamoto, E. Abe, and K. M. Itoh,

Phys. Rev. B 71, 014401 (2005). [11] A. Yang, M. Steger, D. Karaiskaj, M. L. W. Thewalt, M. Cardona, K. M. Itoh, H. Riemann, N. V. Abrosimov, M. F. Churbanov, A. V. Gusev, A. D. Bulanov, A. K. Kaliteevskii, O. N. Godisov, P. Becker, H.-J. Pohl, J. W. Ager III, and E. E. Haller, Phys. Rev. Lett. 97, 227401 (2006). [12] E. Abe, K. M. Itoh, J. Isoya, and S. Yamasaki, Phys. Rev. B 70,

033204 (2004).

（３）シリコン同位体超格子を用いた応用研究 (1) シリコン基板へのイオン注入によるシリコン原子変位の定量評価 (a) 概要

シリコン（Si）同位体超格子に対し、表面近傍（表面から 20 nm 程度）

への不純物イオン注入を行い、同位体 Si の深さ方向分布の注入前後の変

化を調べることによって、その注入による母体 Si 原子の移動距離の定量

評価に成功した。イオン注入とは Si-MOS デバイスのスイッチ部分であ

るソース／ドレイン領域の形成には不可欠な技術である。この結果は

MOS デバイスの縮小化がナノメートル領域まで進んでいる現在におい

て、より精度の高いプロセスシミュレータへの寄与が期待される。本研

究の成果は Applied Physics Express にて掲載予定である。 (b) 実験

質量数 28、30 の高純度同位体 Si（ 28Si、30Si）のバルクを用いて、分

子線エピタキシー法により Si 基板上に約 3 nm ずつ交互に積層した Si同位体超格子を作製した。図 9 (a)にその構造を示す。次に、砒素（As）イオンを加速電圧 25 keV、注入量 1x1013－ 1x1015 cm-2 で Si 同位体超

格子に注入後、二次イオン質量分析法（SIMS）で 28Si、30Si の深さ方向

分布を測定した。図 9 (b)、 (c)に SIMS 結果を示す。図 9 (b)では注入量

1x1013 cm-2 で 28Si、 30Si の分布を乱さず、図 9 (c)では 1x1015 cm-2 でそ

れらの分布が大きく乱されており、高い As 注入量によって母体 Si 原子

が移動している様子を示している。 (c) 定量評価法

As 注入前の 28Si あるいは 30Si の分布と統計学に用いられるガウス関

数の畳み込み積分を用いて Si 原子の変位を求めた。図 9 (c)は As 注入前

の 28Si と 30Si の分布であり、これを基に As 注入後の生データ (e)と畳み

込み積分による結果 (f)を合わせることで、 (g)に示す深さ方向の Si 原子

の変位分布を得た。Si 基板への As 注入（ 25 keV、 1x1015 cm-2）では、

深さ約 13 nm で約 2.7 nm の変位ピークを持ち、As 濃度のピーク位置よ

り浅い領域で 大変位を得た。 (d) 断面透過型電子顕微鏡（XTEM）による評価結果との比較

図 9 (h)に As 注入後の Si 基板の XTEM 像を示す。約 38 nm より浅い

領域では非結晶層が形成されている。図 9 (f)の分布と比較することで、

非結晶層／結晶層の界面における Si 原子の変位は約 0.5 nm であること

を導いた。この値の妥当性を示すに当たり、As 注入条件を加速電圧 25

－ 100 keV の範囲で行い、さらに質量の大きいアンチモン原子のイオン

注入（ 30 keV、 1x1013－ 1x1014 cm-2）も行い、一貫した結果を得た。

図 9 (a) Si 同位体超格子構造、(b) As 注入量 1x1013 cm-2、(c) 1x1015 cm-2

の Si 同位体超格子中の 28Si、 30Si、As の分布、 (d) As 注入前、 (e) As 注

入後の 2 8Si、 3 0Si 分布、 (f) シミュレーション結果、 (g) Si 原子の変位分

布、 (h) XTEM 像 (2) イオン注入された不純物原子と母体シリコンの熱処理による相互作

用 (1)において、Si 基板にイオン注入された不純物の活性化には熱処理プ

ロセスも欠かせない。我々は Si 同位体超格子を用いて表面近傍での不純

物と母体 Si 原子の熱処理による挙動の同時観測に成功した。この不純物

拡散と Si 拡散を対応させることで、より精度の高いプロセスシミュレー

タへの寄与が期待される。一般に Si 基板に対し、不純物の代表であるホ

ウ素（B）注入後の初期の短時間熱処理による B 原子の増速拡散が知ら

れているが、同時に起こる Si 拡散を直接観測した例は我々の知る限りは

ない。実験手順を以下に示す。天然 Si（ 28Si： 92.2%）と高純度同位体

28Si（ 99.9%以上）を Si 基板上に約 10 nm ずつ交互に積層した Si 同位

体超格子を新たに作製し、B イオンを 12 keV、 3x1014 cm-2 で注入後、

850 oC で 1－ 4 時間の熱処理をした。 30Si の深さ方向分布の SIMS 結果

を基に Si 原子の挙動を厳密に調べた。これは進行中の研究であり、今後

は短周期 Si 同位体超格子［図 9 (a)における d < 5 nm の構造］への Bイオン注入後の熱処理を行い、ナノレベルの Si 拡散を調べる。さらに急

速な温度上昇時の拡散現象も調べ、現実に近いデバイス作製プロセスで

の不純物－Si 原子の挙動の解明に取り組む。 (3) 二次イオン質量分析の標準試料に向けたシリコン同位体超格子の作

製 SIMS 評価では正確な深さ方向の情報を得るため、Si 基板に周期的に

B デルタ層が埋め込まれた標準試料が一般に用いられてきた。我々は

2007 年 10 月の SIMS 国際会議で、Si／B 界面における分析誤差を無視

できる、すべて Si で構成された超格子構造［図 9 (a)］による SIMS 標

準試料の提案をした。その後、国内数社へのサンプル提供も行い、ベル

ギーの研究機関 IMEC との共同研究に向けて議論を進めている。 （４）シリコン細線 MOSFET を用いた応用研究 (1) 単電子ラチェットにおける電子ダイナミクスの検証 (a) 概要

単電子デバイスは、シリコンテクノロジーの結集である MOS デバイ

スの微細化が進むにつれて直面する消費電力の問題に対して、1 ビット

を単一の電子で表現するような究極的なデバイスである。この単電子デ

バイスは超低消費回路のみならず、周波数標準から電流標準を実現可能

であるため量子計測学的な観点からも非常に期待されている。共同研究

先である NTT 物性科学基礎研究所では、2 ゲート単電子ポンプやターン

スタイル動作 [13]から , 電流指向性のある 1 ゲート単電子ラチェット動

作 [14] と い っ た も の ま で 、 シ リ コ ン (Si)細 線 MOSFET を 利 用 し た

MHz-GHz 帯域単電子転送が 20 K という比較的高温で実現されている。 現在のところ単電子転送精度は 10-2 のオーダに留まっており、電流標準

実現には更なる転送精度の向上が望まれる。本研究ではまず、このラチ

ェット動作の単電子転送ダイナミクスを検証するために時間分解測定を

行ったので報告する。

(b) 実験 使用した素子は図 10(a)(b)に示すような 3 本の下層ゲート (10 nm 長、

70 nm 間隔 )を持つ SOI 基板上の 30 nm 幅 Si 細線 MOSFET である。中

心下層ゲートで固定バリアを形成させ , ソース側下層ゲートに AC パル

ス電圧 (立ち上がり時間、立ち下り時間=100 ps)を印加する [図 3(c)]。 2本の下層ゲートに挟まれた領域にソース側から単電子を捕獲し、それを

中心下層ゲート下に形成されたバリアを越えてドレイン側に放出するこ

とで単電子ラチェット転送を行う。単電子島のポテンシャルを上層ゲー

トで調整することで、捕獲電子数は正確に制御される。このときソース

側下層ゲートオフ電圧の印加時間を変化させ、 ドレインへ排出される平

均電子数を転送電流から求めた。

(c) 単電子島ポテンシャルからの電子脱出時間の決定

捕獲電子数が 3 個の場合の結果を図 10(d)に示す。ゲートオフ時間を

長くすると、 3 個の電子は次々に脱出して転送される。排出される順番

に従って電子脱出時間を決定すると、ゲートオフ電圧印加後に約 5 ns以内で 2 個の電子が出てきて、約 10 ns 後に残りの 1 個の電子が出てく

ることが観測できる。ゲートオフ電圧を正方向に変化させると電子を排

出し難くなるため、図 3(e)に示すように電子脱出時間は μs オーダまで

図 10 (a)(b) 3 本ゲートを有するシリコン細線 MOSFET、(c) 単電子ラ

チェット操作におけるポテンシャルダイアグラム、(d) ゲートオフ電圧

-1.796 V 印加時の平均脱出電子数の時間発展、(e) 20 K における電子

脱出時間のゲートオフ電圧依存性が長くなる。また、脱出する順番が遅

い電子は帯電エネルギーだけ余分なバリアを感じるため、脱出するのに

必要な時間は長くなり 1 桁以上の高い電子排出選択性を得られる。この

電子脱出過程が古典的な熱励起過程であるのか、または量子力学的なト

ンネル過程であるのかを明らかにするために、現在この電子脱出時間の

温度依存性から検証を進めている。

(2) シリコン二重量子ドットにおける単電子輸送の検討 図 10(a)(b)に示すような 3 本全ての下層ゲートを使用したシリコン二

重量子ドット間の単電子輸送に関する研究も同時に行っている。中心ゲ

ートを固定バリアとしてソース・ドレインの両側で先に報告したラチェ

ット動作を行うことにより、既存のシリコンテクノロジーの延長上で高

い単電子転送精度を利用したコヒーレントな電荷操作が可能であると期

待される。

引用文献 [13] A. Fujiwara, N. M. Zimmerman, Y. Ono, and Y. Takahashi, Appl. Phys. Lett. 84, 1323 (2004). [14] A. Fujiwara, K. Nishiguchi, and Y. Ono, Appl. Phys. Lett. to be published.

（５） トップダウンプラズマナノ加工 情報通信のさらなる高速化のためには、Si-LSI 間を光で繋ぐ技術が不可

欠 で あ る 。 分 担 者 が 開 発 し て き た 垂 直 統 合 型 プ ラ ズ マ 加 工 CAD (VicAddress: Vertically Integrated Computer Aided Design for Device pRocESSes)を、超微細ナノ領域とマイクロスケール域の加工デザインツ

ールに発展させ、一つのシリコンチップに集積される電子と光の両デバ

イス一括加工用デザイン技術を実現することを大きな目的としている。

本年度は、このナノ、マイクロスケール同時プラズマエッチングプロセ

スを開発しデザインする際、避けて通ることができない

(i)「プラズマモールディング」をモデリングに取り込み、

(ii)「このモールディング効果が加工面の形状発展にどのように影

響するか」を具体的に検討すること、

を主な目的にした。

(1)プラズマモールディングのモデル化 反応性イオンエッチングにおいて、ウエハー前面の実効的なイオンシー

ス長がレジストパターン幅と同程度のサイズ、あるいは、短くなる場合、

シース長がウエハー上に描かれたレジストパターンにより影響を受け、

径方向に複雑なイオンシースが形成される。これがプラズマモールディ

ングと呼ばれる現象である。この現象を真正面からプラズマの時空間構

造のモデリングと同時に数値解析し明らかにすることは、 10 cm のスケ

ールのプラズマリアクター内で、μm 幅のレジストパターン内のシース

状況を解明する、いわゆるマルチスケール問題となり、莫大な演算時間

を必要とし同時に計算誤差を生むことになる。そこで、本研究では、ま

ず一様な平面を持ったウエハー面を仮定し、 2f-CCP の時空間構造を従

来のように VicAddress から予測する。この予測から得られるシース電

位 V(z,t)、入射イオンのフラックス速度分布Γ p(z,t)をデータに、再度レ

ジストパターン内の電位、電界、入射イオン軌跡をイオン -分子無衝突の

仮定の下で算出する。この仮定はレジストパターンで描かれる空間がウ

エハー上で 10%以下であれば十分に精度ある予測像を与える。その結果、

プラズマモールディング効果の下で、エッチング中の底面と側面に入射

するイオンのフラックス速度分布を得ることができる。レベルセット方

程式 (表面方程式 )を、この入射イオンフラックス速度分布とランダム速

度分布 (熱速度分布 )を持った中性活性種 (ラジカル )を組み込むことによ

り、時間発展するエッチング形状 (time evolution of feature profile)が予測できる。

(2) モールディング効果の下での加工面の形状発展 一例として、SF6/O2 を原料にプラズマ源 (f=100MHz,Vo=300V)とバイア

ス源 (f=1MHz,Vo=100V)で駆動された 2f-CCP のバイアスウエハー上に

人 工 的 に 作 成 し た 深 さ の 異 な る ２ 種 類 の ホ ー ル (1mmW,200μ mD) と(1mmW,500μmD)における空間電位と電界分布を図１に載せた。図から

はモールディングがホール面とその内部に与える電気的な様子が表示さ

れている。深さが増すに従い、ホール周上のレジスト表面側壁に電界集

中が起こり、イオンの集中を招き、異常エッチングが進行することが予

測できる。

図 11 バイアスウエハー上の異なるホール形状近傍の空間電位と電界 バイアスウエハー上に一個のホール (500μmW,250μmD)がある場合、入

射するイオンの速度分布をホールの中心と側壁の２点で示したのが図２

である。モールデイング効果が非一様な空間電位・電界分布を生み、こ

れがイオン速度分布へ顕著な影響を与えることが分かる。

図 12 モールディング効果によりホール (500μmW,250μmD)面の 中央と側壁における入射イオン速度分布の比較 図 13 はバイアスウエハー上のレジストパターンに入射した Si 表面エッ

チング粒子種により、エッチング形状の時間発展の様子を示している。

条件は図 11，12 と同様である。(a)は SF5+イオンのみによるエッチング でイオンによる Si のエッチングイールドが低いためにエッチングレー

トは極めて低い。(b)は F ラジカルのみによるエッチングで、中性粒子の

入射フラックスが熱速度分布に支配されるためにエッチング形状の発展

は等方様となる。 (c)は SF5+と F による合成効果を、 (d)は SF5+ + F + O

図 13 Si のエッチング粒子種による形状発展の相異の予測像 による形状発展を示している。酸素原子 O の表面反応で側壁保護膜が形

成され、かつイオンが主に底面に向け入射するために、非等方様な形状

発展を生んでいる。(e)は 80 min における (a),(b),(c),(d)をまとめてある。 図 14 は Si エッチングに用いる原料ガス SF6 と O2 の混合比によりエッ

チングの形状発展の様子を予測したものである。ホールのパターン径が

1μm 、 250μm 、 500μm のそれぞれについて混合比が (a)50%:50%、 (b)75%:25%、 (c)83%:17%、と (d)90%:10%についての予測像を示して

いる。Si のエッチングと Si の側壁保護膜形成のそれぞれのレートの競

争過程でエッチング形状が決定されることに注意しよう。 図 14 原料ガス SF6/O2 の混合比がエッチング形状に与える影響の予測

（６）三次元用オンチップネットワークについての研究 (1)三次元用オンチップネットワークについての研究 プロセスが進むにつれて、配線遅延はますます支配的になっている。

また、設計コスト、マスク作成コストの高騰により、大きなダイ上に複

雑なシステムを搭載したチップを多品種生産することが困難になりつつ

ある。両者の問題の解決法として注目されているのがチップの三次元実

装法である。三次元実装法の中で、インダクタなどのワイヤレス接続、

およびある種の貫通ビアを用いる方法においては、ダイ製造後に、複数

のチップを様々な組み合わせで三次元的に接続可能である。このため、

配線遅延が短縮されると共に、目的に応じて様々なダイを組み合わせて

積み上げることで、多品種に対応することが可能になる。しかし、三次

元的なオンチップネットワークの研究はまだ緒についたばかりである。

本年度は以下の研究を行った。 (a)Tree ネットワークの三次元実装についての研究 Tree は、オンチップネットワークとしても広く用いられているが、隣

接ノード間の転送能力が場合によっては低くなる。そこで、我々は二種

類の Tree を、メッシュを内蔵する形に組み合わせる Fat H Tree を提案

している。本年度は、この Fat H Tree を含む広く Tree 一般を三次元的

にレイアウトする方法について提案、評価を行った。 図 15 Fat H Tree の Red Tree の 4 つ折りたたみ 図 15 に示すように、４つ折りたたみ、あるいは２つ折りたたみをする

ことで、容易に三次元レイアウトが可能であり、Tree の弱点である長い

リンクが解消され、性能、消費電力が改善される。この Fat H Tree に

関する研究発表により、先進的基盤システムシンポジウム若手優秀研究

賞、情報処理学会システム LSI 研究会若手優秀研究賞を受賞した。 (b)三次元オンチップネットワーク用接続法 Xnot (a)の研究は、Tree, Fat H Tree をそのままの形で三次元的に実装す

る方法を探ったが、三次元方向のリンクをクロスバに置き換えることで、

新しい接続法が可能となる。これが Xnot である。Xnot は、図 16 に示

すように三次元方向に重ねたダイのそれぞれにクロスバのスイッチを分

散させて配置することで、全体として三次元方向にスイッチを設けるこ

とを可能にする。

図 16 Xnot の構成法 Xnot は、各ダイにはそれぞれ異なったネットワークを利用することが可

能で、それぞれ独自のルーティングを実装し、なおかつ全体としてデッ

ドロックフリーを保証するルーティングアルゴリズムを開発した。Xnotを用いることで、単純な三次元ネットワーク実装に比べて高い性能を実

現可能なことが、シミュレーションによって明らかになった。 (2)三次元動的リコンフィギャラブルプロセッサの開発 ワイヤレス接続を用いた三次元実装は、ダイの製造後に、三次元方向

に接続するダイ数を変更することが可能であり、目的、性能にあわせた

構成を取ることが可能である。この点を利用し、積み上げるダイの個数

に応じてスケーラブルに性能向上が可能な動的リコンフィギャラブルプ

ロ セ ッ サ MuCCRA-Cube の 開 発 を 黒 田 研 究 室 と 共 同 で 行 っ た 。

ASPLA90nm プロセスを利用し、１６PE のアレイ構造を三次元的に接

続することのできるチップをテープアウトした。このチップは現在、製

造中である。

（７）低電圧センサデバイスの研究開発

本研究では、電極を片面のみに形成した液体封入式傾斜センサとそ

の検出集積回路を提案する。液式傾斜センサは低電圧で動作可能であ

ることと振動の多い環境で使用可能であることが要求される。今回は

試作した低電圧傾斜センサの特性を評価した。

(1) センサの検討

(a) センサの原理 試作されたセンサ構造を図 17 に示す。図 18(a) 及び図 18 (b) にその動作原理を示すが、傾斜センサは半円をした二つの

検出電極とその周りのリング型共通電極からなる。電極に電圧がかけ

られると電気二重層が形成され、液体はあたかも導体として振舞う。

図 18(b)に示すように、水平状態からその傾斜センサが傾斜すると、

電極面積を覆う液体が変化し、静電容量が変化する（Eq. 3）。液体の

動粘度と表面張力の影響を考慮した結果では、炭酸プロピレンを電解

液として用いることで、PDMS キャップのセンサ寸法はФ 4.0 ㎜×1.0㎜まで小型ができた。

C+ = θεεε 201

21 rdd

SdS

+= (1)

C− = θεεε 202

21 rdd

SdS

−= (2)

∆C = C+ − C− = dr θε 2

(3)

ここで、 εは絶縁物の誘電率、 d は絶縁物の膜厚、 θは傾斜角度 (rad)、ｒは半径、S0、S１、S2 は液体に覆われる電極の面積を示している。

(a) (b)

図 17 A-A’ cross sectional of 図 18 Horizontal (a) and inclined (b) sensor. states of sensor.

(2) センサと検 出 回 路 を組 み合 わせる事 に関 する特 性 検 討

(a) インバータ増 幅 器 式 の検 出 回 路 演算増幅器式を用いると、低電圧

が困難であり、高精度な演算増幅器を実現するためには 3.3Ｖ程度（消

費電流 250μＡ ,Ｖｄ ｄ =３ .３Ｖ )の電源電圧が必要である。低電圧でセン

サを動作できるように、演算増幅機器 (図 19(a))はインバータ増幅器 (図20(a))に切り替えて、性能を評価した。確認した結果では、消費電流

は電源電圧 1.3Ｖにおいて 38μA まで低減できた。このセンサの出力

Vm は傾斜角度に比例し（Eq.4）、センサの構造パラメタに依存しない。

ddddddm VVVCC

CV

πθ22

1+=

+=

−+

+ (4)

(a) (b)

図 19 The schematic diagram of operational-amplifier type of charge- balanced capacitance voltage conversion circuit (a) and photograph of detection circuit chip.

(a) (b) 図 20 The schematic diagram of inverter-amplifier type of charge-

balanced capacitance voltage conversion circuit (a) and photograph of detection circuit chip.

（ｂ）回 路 の評 価 両 者 の検 出 回 路 （図 19（a） ,図 20(a)）に 10pＦの可 変 容 量 を

接 続 し、クロック周 波 数 40ｋHｚで動 作 させ、容 量 を差 動 で動 かした時 のチャージ

バランス C-V コンバーターの出 力 電 圧 変 化 を図 21（a）と(b)に示 す。検 出 回 路 の

出 力 は Eq. ４に従 い差 動 変 化 に比 例 し変 化 した。演 算 増 幅 器 を用 いた検 出 回

路 は Vdd＝1.3V の時 に線 形 の特 性 が得 られないことが分 かった(図 21(b) )。この

結 果 より、Vdd=1.3V ではインバータ増 幅 器 式 検 出 回 路 の感 度 は 160mＶ/pF であ

り、演 算 増 幅 器 式 より高 いことが分 かった。

(a) (b) 図 21 Relation between output voltage and capacitance for Vdd 3.3

V (a) and 1.3 V (b). (ｃ) センサの出 力 特 性 インバータ増幅器式の検出回路において、電源

電圧は 1.3 V により±60°の範囲で 12％ /F.S 以下の線形アナログ出

力が得られた (図 22(b))。センサの 小動作角度、応答速度と分解能は

それぞれ 0.4deg、 0.7 秒と 1.2deg であった。

(a) (b) 図 22 Relation between output voltage and inclination angle for Vdd

3.3 V (a) and 1.3 V (b). (ｄ) 温 度 特 性 と振 動 特 性 0℃～ 50℃の間で出力電圧が温度に影響され

ない事が確認できた。横側と 45deg 側の場合では、±1G と ±2G の加速

度がかかっても、 15Hz(図 23(a))と 25Hz(図 23(b))以上になると液体

部のダンピング効果のため、振動に影響されず傾斜成分のみを検出が

できる事が確認できた。

(a) (b)

図 23 The effect of vibration when acceleration were demonstrated at ±１G (b) and ±２G (b)。

(e) 今 後 の方 針 センサと検 出 回 路 はセラミック基 板 上 に統 合 し、評 価 を行 う。

センサの耐 久 性 を向 上 するために、PDMS キャップはガラスキャップに切 り替

える。さらに、回 路 のノイズを低 減 し、センサの分 解 能 を改 善 する。

（８）デバイスモデル化とノイズ解析 (1)4 端子型ダブルゲート FinFET-MOS モデルの構築 デバイス微細化にともないショートチャネル効果が無視できなくなり、

将来の有望デバイス構造として FinFET デバイスをはじめとする立体構

造を持つデバイスが注目されている。またこのデバイスはゲートを基板

垂直方向に持つことから、上部ゲートを切断することにより一つのデバ

イスに二つのゲートをもつダブルゲート構造とすることが可能である。

しかしながら、このダブルゲート構造を持つ FET を適切に表現する汎用

デバイスモデルは存在しない。そこで本研究では BSIM モデルを二つ組

み合わせたダブルゲートモデル（Twin Mos Model）を提案しデバイス

特性を表現することを試みた。その結果デバイスシミュレータとのフィ

ッティング、試作デバイスの特性（産総研発表）ともフィッティング可

能であり実用的なダブルゲートデバイスモデルを構築できた。これによ

りダブルゲートデバイスを応用した回路特性も検証可能となった。

図 24 Twin MOS model (2) アクティブ回路による基板ノイズ低減化手法の検討

新システム LSI ではデジタルアナログ混載回路の設計となる場合が多

い。このような LSI ではデジタル回路がシリコン基板を通してアナログ

回路へノイズが混入し悪影響を与える場合がある。本研究ではアクティ

ブ回路（オペアンプ）を利用して実効的なデカップリングキャパシタの

容量を増幅し、省スペースなノイズ低減手法を検討した。0.18μm CMOSテクノロジーにより試作したテストチップで 10MHz 程度の周波数帯域

まで 5 から 20dB 程度のノイズ低減効果がみられた。今後、回路の工夫

と微細プロセスの利用により回路の広帯域化をはかり高性能化を図る。

図 25 アクティブデカップリング回路

（９）無線通信用回路システムの開発 (1)リコンフィグアラブルなアナログ回路の検討

外界の電波利用状況をモニターし、空いている周波数帯を選び通信を

行うインテリジェントな無線通信チップに必須の技術となる、小面積で

リコンフィグアラブルな RF/アナログ回路の研究を進めている (図 26)。 広帯域局発振器の出力を分周する回路、およびその信号をクロックと

して離散時間アナログ信号処理を行う高速サンプリング回路を考案した。

サンプリング回路において、MOSFET の微細化に伴う電源電圧低下の問

題を回避するために、GHz クラスの高速クロック用ブートストラップ回

路を考案した。入力信号に追従したブースティング電圧を発生させるこ

とで、デバイスの特性劣化、絶縁破壊等の問題を回避している。提案回

路を用いることで、回路のダイナミックレンジを 20dB 以上改善できる

ことをシミュレーションで確認した。また、サンプリングした信号をデ

ィジタル変換回路する AD 変換器で、内部ブロックを共有することで回

路面積を削減する技術を開発した。 90nm-CMOS プロセスを用いて考案

した回路の一部を設計し、現在チップを試作している。チップ入手次第

評価を進める予定である。 また、至近距離の広帯域無線通信インターフェースとして、磁界結合

を用いて LSI パッケージ越しにチップにアクセスする手法において、復

調タイミングの制約を緩和し多チャンネル化を容易にする技術を考案し

480Mbps の通信速度を達成した。

Vinout

CfbCin

Vb

Bias Circuit( VDC = Vb )

Ceff = (A+1)CfbVinout

CfbCin

Vb

Bias Circuit( VDC = Vb )

Ceff = (A+1)Cfb

1～6GHz

高速レベル変換回路

CLK

図 26 広帯域対応トランシーバのブロック図と、検討および試作を行っ

た回路ブロック（点線で囲まれた広帯域 RF 回路と小型 AD 変換器） （１０）LSI 多層配線用、有機 low-k 材エッチングプロセスの設計 年々高速化が進む ULSI の配線層の多層化に伴い顕在化する信号の RC遅延を低減するために、有機ポーラス膜をはじめとした層間絶縁膜の低

誘電率 (low-k)化が進められている。有機 low-k 材料のエッチング加工に

は、マスク・下地層との選択性確保および形状制御の点で優位とされる

H2/N2 混合ガスを用いた 2 周波容量結合プラズマ (2f-CCP)エッチャーが

用いられている。 H2/N2 プラズマを用いた有機 low-k 材のエッチングは、高エネルギーイ

オン照射による物理スパッタ、反応性に富む H ラジカルによる等方性エ

ッチングおよび N ラジカル吸着による表面保護膜形成の 3 つの要素の重

ね合わせとして進行する。本研究では、エッチング表面上に堆積するポ

リマー膜存在下での実効的なエッチレートを評価する新たな手法 (二層

表面レベルセット法 )を開発し、現実的な計算時間でエッチング形状発展

像を追跡した。図に結果の一例を示す。H2(75%)の場合 (A)では、H ラジ

カ ル に よ る 等 方 性 エ ッ チ ン グ が 支 配 的 で あ る た め ボ ウ 形 状 に 、 一 方

H2(25%)の場合 (B)では N ラジカルによる表面保護が支配的となりテー

パ形状となることが明らかとなった。

A

B

Waf

er fl

ux(c

m)

-2s-1

N2+

H2+

H3+

1016

1014

1012

H / (H + N ) (%)2 2 2

0 1.00.5

N

H

Waf

er fl

ux(c

m)

-2s-1

1018

1016

1014

A B0.1 0.2-0.1-0.2 0.0

x ( )m

0.0

0.1

0.2

0.3

0.4

z(

)m

48 s

60 s

36 s

24 s

12 s

0 s

0.1 0.2-0.1-0.2 0.0x ( )m

0.0

0.1

0.2

0.3

0.4

z(

)m 48 s

60 s

36 s

24 s12 s0 s

A B

図 27 有機 low-k 膜エッチング形状のガス混合比依存性 Ⅲ 平成 19 年度研究成果に関する研究発表・特許等

（１）原著論文による発表 (1)国際誌 (欧文 ) [1] K. Niitsu, N. Miura, M. Inoue, Y. Nakagawa, M. Tago, M. Mizuno, T. Sakurai, and T. Kuroda, “Daisy chain transmitter for power reduction in inductive-coupling CMOS link,” IEICE Trans. on Electron., vol. E90-C, no.4, pp.829-835, April 2007. [2] T. Shibasaki, H. Tamura, K. Kanda, H. Yamaguchi, J. Ogawa, and T. Kuroda, “18-GHz clock distribution using a coupled VCO array,” IEICE Trans. Electron., vol. E90-C, no.4, pp.811-822, April 2007. [3] K. Niitsu, N. Miura, M. Inoue, Y. Nakagawa, M. Tago, M. Mizuno, H. Ishikuro, and T. Kuorda, “60% power reduction in inductive-coupling inter-chip link by current-sensing technique,” Jpn. J. Appl. Phys., vol. 46, no. 4B, pp.2215-2219, April 2007. [4] N. Miura, K. Niitsu, H. Ishikuro, T. Sakurai, and T. Kuroda, “A 0.14pJ/b inductive-coupling transceiver with digitally-controlled precise pulse shaping,” IEEE J. of Solid-State Circuits, (accepted for

publication). [5] T. Shibasaki, H. Tamura, K. Kanda, H. Yamaguchi, J. Ogawa, T. Kuroda, “20-GHz quadrature injection-locked LC dividers with enhanced locking range,” IEEE J. of Solid-State Circuits, (accepted for publication). [6] Y. Shimizu, M. Uematsu, K. M. Itoh, A. Takano, K. Sawano, and Y. Shiraki, “Quantitative evaluation of silicon displacement induced by arsenic implantation using silicon isotope superlattices,” Appl. Phys. Express, (accepted for publication). [7] K. Ibano, K. M. Itoh, and M. Uematsu, “Generation of excess si species at Si/SiO2 interface and their diffusion into SiO2 during Si thermal oxidation,” J. Appl. Phys., vol. 103, p. 026101, January 2008. [8] M. Myronov, K. Sawano, Y. Shiraki, T. Mouri, and K. M. Itoh, “Observation of two-dimensional hole gas with mobility and carrier density exceeding those of two-dimensional electron gas at room temperature in the SiGe heterostructures,” Appl. Phys. Lett., vol. 91, p. 082108, August 2007. [9] K. Romanyuk, J. Mysliveček, V. Cherepanov, T. Sekiguchi, S. Yoshida, K. M. Itoh, and B. Voigtländer, “Optimized Ge nanowire arrays on Si by modified surfactant mediated epitaxy,” Phys. Rev. B, vol. 75, p. 241309(R) , June 2007. [10] Y. Shimizu, M. Uematsu, and K. M. Itoh, “Experimental evidence of the vacancy mediated silicon self-diffusion in single crystalline silicon,” Phys. Rev. Lett., vol. 98, p. 095901, June 2007. [11] A. Harada, S. Kawasaki, H. Mukuda, Y. Kitaoka, Y. Haga, E. Yamamoto, Y. Ōnuki, K. M. Itoh, E. E. Haller, and H. Harima, “Experimental evidence for ferromagnetic spin-pairing superconductivity emerging in UGe2: A 73Ge-nuclear-quadrupole-resonance study under pressure,” Physical Review B, vol. 75, p. 140502(R), April 2007. [12] M. L. W. Thewalt, A. Yang, M. Steger, D. Karaiskaj, M. Cardona, H. Riemann, N. V. Abrosimov, A. V. Gusev, A. D. Bulanov, I. D. Kovalev, A. K. Kaliteevskii, O. N. Godisov, P. Becker, H. J. Pohl, E. E. Haller, J. W. Ager III, and K. M. Itoh, “Direct observation of the donor nuclear spin in a near-gap bound exciton transition: 31P in highly enriched 28Si,” J. Appl. Phys., vol. 101, p. 081724, April 2007. [13] T. Sekiguchi, S. Yoshida, Y. Shiren, K. M. Itoh, J. Myslivecek, and B. Voigtländer, “Self-assembly of periodic nanoclusters of Si and Ge

along single steps of a vicinal Si(111),” J. Appl. Phys., vol. 101, p. 081702, April 2007. [14] M. Ishimaru, T. Ohba, Y. Hayashi, T. Ohmori, K. Kitajima, and T.Makabe, “Diagnostics for low energy electrons in a two-frequency capacitively coupled plasma,” Appl. Phys. Lett., (accepted for publication). [15] T. Sato and T. Makabe, “A numerical investigation of atomic oxygen density in an inductively coupled plasma in O2/Ar mixture,” J. Phys. D: Appl. Phys., (accepted for publication). [16] M. Miyauchi, Y. Miyoshi, Zoran Lj. Petrovic, and T. Makabe, “Optical Emission Diagnostics of Etching of low-k Dielectrics in a Two Frequency Inductively coupled plasma”, Solid-State Electronics 51, 1418-1424, 2007. [17] T. Goto and T. Makabe, “Measurement of amount of pattern-trim and surface chemistry for organic resist etching in an inductively coupled plasma in SO2-O2 gas mixtures,” Jpn.J.Appl.Phys. 46, 5297-5303, 2007. [18] T. Ohmori and T. Makabe, “In situ measurement of plasma charging on SiO2 hole bottoms and reduction by negative charge injection during etching,” Appl.Surf.Sci., (accepted for publication). [19] F. Hamaoka, T. Yagisawa, and T. Makabe, “Modeling of Si etching under effects of plasma molding in two-frequency capacitively coupled plasma in SF6/O2 for MEMS fabrication,” IEEE Trans. on Plasma Sci. 35, 1350-1358, 2007. [20] O. Sasic, S. Dujko, Z. Lj. Petrovic, and T. Makabe, “Transport coefficients for electrons in mixtures of Ar and HBr,” Jpn. J. Appl.Phys.46, 3560-3565, 2007. [21] Z. Lj. Petrovic, Z. M.Raspopovic, V. D. Stojanovic, J. V.Jovanovic, G. Malovic, T. Makabe, and J. de Urquijo, “Data and modeling of negative ion transport in gases of interest for production of integrated circuits and nanotechnologies,” Appl.Surf.Sci. 253, 6619-6640, 2007. [22] T. Makabe and T. Yagisawa, “Numerical modeling of rf magnetron sputtering with metallic and dielectric target,” Mat. Sci. Forum 555,65-71, 2007. [23] F. Hamaoka, T. Yagisawa, and T. Makabe, “Influence of plasma molding on the feature profile of Si-MEMS through flux ion velocity distributions in a two-frequency capacitively coupled plasma in

SF6/O2,” Jpn.J.Appl.Phys. 46, 3059-3065, 2007. [24] T. Makabe, T. Shimada, and T. Yagisawa, “Plasma etching and feature evolution of organic low-k material by using VicAddress,” Computer Physics Communication, 177, 64-67, 2007. [25] D. Wang, H. Matsutani, M. Koibuchi and H. Amano, “A Port Combination Methodology for Application-Specific Networks-on-Chip on FPGAs”, IEICE Trans. on Inf.& Syst., Vol.E90-D, pp.1914-1922, December 2007. [26] A. Manaf, K. Nakamura and Y. Matsumoto, “One-side-electrode-type fluid-based inclinometer combined with CMOS circuitry,” Sensors and Materials, vol. 19, no.7, pp.417-434, December 2007. [27] A. Manaf, K. Nakamura and Y. Matsumoto, “Characterization of miniaturized one-side-electrode-type fluid-based inclinometer”, Sensors and Actuators A. (accepted for publication). [28] F. Hamaoka, T. Yagisawa, and T. Makabe, “Modeling of Si etching under effects of plasma molding in two-frequency capacitively coupled plasma in SF6/O2 for MEMS fabrication,” IEEE Trans. on Plasma Sci. 35, 1350-1358, 2007. [29] T. Makabe and T. Yagisawa, “Numerical modeling of rf magnetron sputtering with metallic and dielectric target,” Mat. Sci. Forum 555, September 2007. [30] F. Hamaoka, T. Yagisawa, and T. Makabe, “Influence of plasma molding on the feature profile of Si-MEMS through flux ion velocity distributions in a two-frequency capacitively coupled plasma in SF6/O2,” Jpn. J. Appl. Phys. 46, pp. 3059-3065, 2007. [31] T. Makabe, T. Shimada, and T. Yagisawa, “Plasma etching and feature evolution of organic low-k material by using VicAddress,” Computer Physics Communication, 177, pp. 64-67, 2007. (2)国内誌（和文誌） [1] 松谷宏紀、鯉渕道紘、天野英晴、“Network-on-Chip における Fat H-Tree トポロジに関する研究”、情報処理学会論文誌コンピューティ

ングシステム、Vol.48, SIG 13, pp.178-191, Aug. 2007 [2] 堤聡、天野英晴、長谷川揚平、石川健一郎、阿部昌平、黒瀧俊輔、

中村拓郎、西村隆、“動的リコンフィギャラブルプロセッサ用コンテク

スト依存型クロック制御機構”、電子情報通信学会論文誌、Vol.J90-D, pp.2704-2712, Oct. 2007

[3] 福島知紀、長名保範、田村友紀、濱橋秀互、大浪修一、天野英晴、

“線虫Caenorhabdits elegans初期胚の細胞分裂パターン計測システム

のリコンフィギュラブルシステムによる高速化”、電子情報通信学会論

文誌、 J90-D, No.11, pp.2970-2980, Nov. 2007 （２）査読付き国際会議論文発表 [1] Y. Zhan, S. Miura, J. Nishimura, and T. Kuroda, “Human activity recognition from environmental background sounds for wireless sensor networks,”IEEE International Conference on Networking, Sensing and Control (ICNSC2007), pp.307-312, April 2007. [2] V. Kulkarni, M. Muqsith, H. Ishikuro, and T. Kuroda, “A 750Mb/s 12pJ/b 6-to-10GHz digital UWB transmitter,” IEEE Custom Integrated Circuits Conference (CICC'07), Dig. Tech. Papers, pp.647-650, September 2007. [3] Y. Yuxiang, Y. Yoshida, N. Yamagishi and T. Kuroda, “Chip-to-chip power delivery by inductive coupling with ripple cancelling scheme,” International Conference on Solid State Devices and Materials (SSDM'07), Extended Abstracts, pp. 502-503, September 2007. [4] A. Kumar, N. Miura and T. Kuroda, “Capacitor-shunted transmitter for power reduction in inductive-coupling clock link,” International Conference on Solid State Devices and Materials (SSDM'07), Extended Abstracts, pp. 1068-1069, September 2007. [5] Y. Yuxiang, Y. Yoshida, and T. Kuroda, “Non-contact 10% efficient 36mW power delivery using on-chip inductor in 0.18-um CMOS,”IEEE Asian Solid-State Circuits Conference (A-SSCC'07), Dig. Tech. Papers, pp.115-118, November 2007. [6] Y. Yoshida, N. Miura, and T. Kuroda, “A 2Gb/s bi-directional inter-chip data transceiver with differential inductors for high density inductive channel array,”IEEE Asian Solid-State Circuits Conference (A-SSCC'07), Dig. Tech. Papers, pp.127-130, November 2007. [7] K. Niitsu, Y. Sugimori, Y. Kohama, K. Osada, N. Irie, H. Ishikuro, and T. Kuroda, “Interference from power/signal lines and to SRAM circuits in 65nm CMOS inductive-coupling link,” IEEE Asian Solid-State Circuits Conference (A-SSCC'07), Dig. Tech. Papers, pp.131-134, November 2007. [8] N. Miura, Y. Kohama, Y. Sugimori, H. Ishikuro, T. Sakurai, and T. Kuroda, “An 11Gb/s inductive-coupling link with burst transmission,”

to be appeared in IEEE International Solid-State Circuits Conference (ISSCC ‘08) Dig. Tech. Papers, February 2008. [9] Y. Shimizu, A. Takano, and K. M. Itoh, “Silicon isotope superlattices: ideal SIMS standards for shallow junction characterization,” submitted to Appl. Surf. Sci., 16th International Conference on Secondary Ion Mass Spectrometry, Kanazawa, Ishikawa, Japan, October 29-November 2, 2007. [10] A. Takano, Y. Shimizu, and K. M. Itoh, “Film thickness determinating method of the silicon isotope superlattices by SIMS,” submitted to Appl. Surf. Sci., 16th International Conference on Secondary Ion Mass Spectrometry, Kanazawa, Ishikawa, Japan, October 29-November 2, 2007. [11] Y. Shimizu, A. Takano, M. Uematsu, and K. M. Itoh, “Simultaneous observation of the behavior of the impurities and silicon atoms in silicon isotope superlattices,” in Physica B, vol. 401-402, pp. 597-599, 24th International Conference on Defects in Semiconductors, Albuquerque, NM, July 22-27, 2007. [12] M. Uematsu, Y. Shimizu, and K. M. Itoh, “Defect studies for the development of nano-scale silicon diffusion simulators,” in Physica B, vol. 401-402, pp. 511-518, 24th International Conference on Defects in Semiconductors, Albuquerque, NM, July 22-27, 2007. [13] H. Matsutani, M. Koibuchi, D. Wang and H. Amano, “Run-Time Power Gating of On-Chip Routers Using Look-Ahead Routing,” The 13th Asia and South Pacific Design Automation Conference (ASP-DAC'08), pp.55-60, January 2008. [14] H. Matsutani, M. Koibuchi, H. Amano, “Tightly-Coupled Multi-Layer Topologies for 3-D NoCs,” The 36th International Conference on Parallel Processing (ICPP'07), September 2007. [15]H. Yamada, N. Iwanaga, Y. Shibata, Y. Osana, M. Yoshimi, Y. Iwaoka, Y. Nishikawa, T. Kojima, H. Amano, A. Funahashi, N. Hiroi, H. Kitano, K. Oguri, “A Combining Tequnique of Rate Law Functions for a Cost-effective Reconfigurable Biological Simulator,” The 17th International Conference on Field Programmable Logic and Applications(FPL'07), pp. 808-811, August 2007. [16]M. Yoshimi, Y. Nishikawa, T. Kojima, Y. Osana, A. Funahashi, N. Hiroi, Y. Shibata, H. Yamada, H. Kitano, H. Amano, “A Framework for Implementing a Network-Based Stochastic Biochemical Simulator,” International Conference on

Field-Programmable Technology (FPT'07), pp.193-200, December 2007. [17]M. Yoshimi, Y. Iwaoka, Y. Nishikawa, T. Kojima, Y. Osana, A.Funahashi, N.Hiroi, Y.Shibata, N.Iwanaga, H.Yamada, H.Kitano, H. Amano, “FPGA Implementation of a data-driven stochastic biochemical simulator with the next reaction method,” The 17th International Conference on Field Programmable Logic and Applications (FPL'07), pp. 254-259, August 2007. [18] A. Manaf, K. Nakamura, Y. Matsumoto, “One-Side-Electrode-Type Fluid-Based Inclinometer Combined with CMOS Circuitry,” Proc. of IEEE Sensors 2007, Hyatt Regency, Atlanta, Georgia, October 28-31, pp. 844-847. [19] A. Manaf and Y. Matsumoto, “Low voltage charge-balanced capacitance-voltage conversion circuit for one-side-electrode-type fluid-based inclination sensor,” Proc. of International Semiconductor Device Research Symposium 2007, University of Maryland, College Park, December 12-14. [20] Y. Matsumoto , T. Hara and Y. Kimura, “Integrated CMOS photo-transistor array for visual light identification (ID)”, Proc. of International Semiconductor Device Research Symposium 2007, University of Maryland, College Park, December 12-14. （３）国際会議での招待講演 [1] T. Kuroda, “CMOS proximity communications by inductive coupling,” IEEE-LEOS 2007 Workshop on Interconnections within High Speed Digital Systems, May 2007. 【 INVITED】 [2] N. Miura and T. Kuroda, “Inductive-coupling transceiver for 3D system integrarion,” Proc. 2007 International Conference on Integrated Circuit Design and Technology (ICICDT), pp.172-175, June 2007. 【 INVITED】 [3] T. Kuroda, “Welcome and opening remarks,” 2007 IEEE/JSPS Symposium on VLSI Circuits, June 2007. 【 INVITED (opening speech)】 [4] T. Kuroda, “CMOS Proximity Inter-Chip Communications,” 2007 CMOS Emerging Technologies Workshop, July 2007. 【 INVITED (keynote speech)】 [5] H. Ishikuro, N. Miura, and T. Kuroda, “CMOS Proximity Inter-Chip Communications,” IEEE Custom Integrated Circuits

Conference (CICC'07), Dig. Tech. Papers, pp.13-20, September 2007.【 INVITED】 [6] T. Kuroda, “CMOS proximity inter-chip communications for 3D system integration,” International SoC Design Conference (ISOCC) 2007, October 2007. 【 INVITED (tutorial)】 [7] K. M. Itoh, “Silicon nanoelectronics,” in International Electronic Device Meeting (IEDM), Washigton DC, USA, December 10-12, 2007. 【 INVITED】 [8] K. M. Itoh, “Silicon spintronics,” in Handai Nanoscience and Nanotechnology International Symposium 2007, Osaka University, Japan, September 26-38, 2007. 【 INVITED】 [9] T. Makabe, “Review of vertically integrated modeling of plasma etching and related damages,” in 20th International Conference on Numerical Simulation of Plasmas, Renaissance Hotel, Austin, October 10-12, 2007 【PLENARY TALK】 [10] T. Makabe, “Vertically Integrated Computer Aided Design for Devices Process,” in AVS 54th International Symposium, Washington State Convention Center, Seattle, October 14-19, 2007. 【 INVITED】 [11] H. Ishikuro, N. Miura, and T. Kuroda “Wideband inductive-coupling interface for high-perforamce portable system,” in Proc. IEEE 2007 Custom Integrated Circuits Conference (CICC) Double Tree Hotel, San Jose, CA, September, 16-19, 2007, pp.13-20.【 INVITED】 （４）国際会議発表 [1] T. Itahashi, H. Hayashi, K. M. Itoh, L. S. Vlasenko, M. P. Vlasenko, D. S. Poloskin, and R. Laiho, “Dynamic and optical nuclear polarization of 29Si nuclei via the photoexcited triplet states of radiation defects in isotopically controlled silicon,” in 24th International Conference on Defects in Semiconductors, Albuquerque, USA , July 22-27, 2007, p. 228. [2] H. Hayashi, T. Itahashi, K. M. Itoh, L. S. Vlasenko, and M. P. Vlasenko, “Dynamic nuclear polarization of 29Si nuclei in phosphorus-doped isotopically controlled silicon,” in 24th International Conference on Defects in Semiconductors, Albuquerque, USA , July 22-27, 2007, p. 285. [3] O. Moutanabbir, T. Kawamura, S. Miyamoto, S. Kimura, M. Mizumaki, and K. M. Itoh, “Anomalous x-ray scattering 3D mapping

of strain and composition of Ge/Si shrinking islands during the initial stage of Si overgrowth,” in 5th International Conference on Silicon Epitaxy and Heterostructures, Marseille, Francem, May 20-25, 2007. [4] O. Moutanabbir, A. Sagara, S. Miyamoto, H. Oshikawa, and K. M. Itoh, “Tuning the luminescence emission of {105}-faceted Ge QDs superlattice using proton implantation and thermal annealing,” in 5th International Conference on Silicon Epitaxy and Heterostructures, Marseille, France, May 20-25, 2007. [5] O. Moutanabbir, S. Miyamoto, and K. M. Itoh, “Artificial manipulation of the isotopic composition of Ge-Si epitaxial nanostructures,” 5th International Conference on Silicon Epitaxy and Heterostructures, Marseille, France, May 20-25, 2007. [6] T. Sato and T. Makabe, “Effect of gas mixture ratio on atomic oxygen density in an inductively coupled plasma in O2/Ar,” in Proc. Annual Gaseous Electronics Conf., Arlington, VA, October 2-5, 2007, p. 18. [7] F. Hamaoka, T. Yagisawa, and T. Makabe, “Modeling of deep reactive etching of Si under plasma molding in 2f-CCP in SF6/O2,” in Proc. Annual Gaseous Electronics Conf., Arlington, VA, October 2-5, 2007, p. 17. [8] S. Hirao, Y. Hayashi, and T. Makabe, “Space- and time-resolved E-H transition by using ICCD camera in an inductively coupled plasma in Ar,” in Proc. Annual Gaseous Electronics Conf., Arlington, VA, October 2-5, 2007, p. 63. [9] Y. Hayashi, S. Hirao and, T. Makabe, “Measurement of radial density of Ar metastables in an inductively coupled plasma in Ar/O2,” in Proc. Annual Gaseous Electronics Conf., Arlington, VA, October 2-5, 2007, p. 63. [10] H. Takahashi, T. Yagisawa, and T. Makabe, “Effect of the driving frequency on a VHF capacitively coupled plasma,” in Proc. Annual Gaseous Electronics Conf., Arlington, VA, October 2-5, 2007, p. 28. [11] T. Kitajima, T. Nakano, and T. Makabe, “Ground and metastable atom densities in rare-gas diluted O2 and N2 plasmas and silicon oxynitride growth,” in Proc. AVS 54th Int. Symp. Exhibition, Seattle, WA, October 14-19, 2007, p. 137. [12] T. Yagisawa and T. Makabe, “Feature profile simulation for organic low-k etching in 2f-CCP in H2/N2,” in Proc. AVS 54th Int.

Symp. Exhibition, Seattle, WA, October 14-19, 2007, p. 68. [13] F. Hamaoka, T. Yagisawa, and T. Makabe, “Prediction of feature profile evolution of deep Si etching under effect of plasma molding in 2f-CCP in SF6/O2,” in Proc. AVS 54th Int. Symp. Exhibition, Seattle, WA, October 14-19, 2007, p. 68. [14] T. Ohba and T. Makabe, “Measurement of absolute density of argon metastables by using laser adsorption spectroscopy,” in Proc. AVS 54th Int. Symp. Exhibition, Seattle, WA, October 14-19, 2007, p. 144. [15] F. Hamaoka, T. Yagisawa and T. Makabe, “Modeling of deep reactive etching of Si under plasma molding in 2f-CCP in SF6/O2,” in Proc. Annual Gaseous Electronics Conf., Arlington, VA, October 2-5, 2007, p. 17. [16] H. Takahashi, T. Yagisawa and T. Makabe, “Effect of the driving frequency on a VHF capacitively coupled plasma,” in Proc. Annual Gaseous Electronics Conf., Arlington, VA, October 2-5, 2007, p. 28. [17] T. Yagisawa and T. Makabe, “Feature profile simulation for organic low-k etching in 2f-CCP in H2/N2,” in Proc. AVS 54th Int. Symp. Exhibition, Seattle, WA, October 14-19, 2007, p. 68. [18] F. Hamaoka, T. Yagisawa and T. Makabe, “Prediction of feature profile evolution of deep Si etching under effect of plasma molding in 2f-CCP in SF6/O2,” in Proc. AVS 54th Int. Symp. Exhibition, Seattle, WA, October 14-19, 2007, p. 68. （５）国内発表（研究会、全国大会等） [1] 三浦典之、石黒仁揮、桜井貴康、黒田忠広、“ 0.14pJ/b 誘導結合ト

ランシーバ”、電子情報通信学会技術研究報告、 Vol.107, No.1, pp.65-69, 2007 年 4 月 [2] 吉田洋一、三浦典之、黒田忠広、“ 2Gb/s 双方向送受信器を用いた三

次元積層チップ間誘導結合インタフェースの高密度化”、第 11 回システ

ム LSI ワークショップ、 2007 年 11 月 [3] 植松真司、清水康雄、河村踊子、長縄美樹、伊藤公平、伊藤浩之、

石川英明、中村光利、大路譲、“シリコンナノ CMOS 拡散シミュレータ

における基本モデルの構築”、第 55 回春季応用物理学関係連合講演会、

シンポジウム、日本大学理工学部船橋キャンパス、 2008 年 3 月（予定） [4] H. Hayashi, L. S. Vlasenko, and K. M. Itoh, “Nuclear spin diffusion in silicon determined by dynamic nuclear polarization,” 第12 回「半導体スピン工学の基礎と応用」研究会（PASPS12）、大阪大学

医学部銀杏会館、 2007 年 12 月【招待講演】 [5] 手塚宙之、東條眞一、伊藤公平、“同位体制御シリコン中ホウ素の電

子スピン共鳴（ESR）”、第 68 回応用物理学会学術講演会、p. 782、北海

道工業大学、 2007 年 9 月 [6] 清水康雄、高野明雄、植松真司、伊藤公平、“シリコン注入および熱

処理によるシリコン同位体超格子中のシリコン増速自己拡散の直接的観

測”、第 68 回秋季応用物理学会学術講演会、p.856、北海道工業大学、

2007 年 9 月 [7] 河村踊子、長縄美樹、清水康雄、植松真司、伊藤公平、伊藤浩之、

中村光利、石川英明、大路譲、“Si 基板中の B 拡散における表面シリコ

ン酸化膜の影響”、第 68 回秋季応用物理学会学術講演会、p.856、北海

道工業大学、 2007 年 9 月 [8] 米元雅浩、宮本聡、平野梨伊、澤野憲太郎、伊藤公平、白木靖寛、寒

川誠二、“無損傷中性粒子ビームエッチングを用いた SiGe 量子ナノディ

スク積層構造の作製 2”、第 68 回応用物理学会学術講演会、 p. 1416、北

海道工業大学、 2007 年 9 月 [9] 吉沢慧、石川豊史、関口武治、伊藤公平、“フォトルミネッセンスを

用いた Si 中の Be 対による等電子トラップの構造解析”、第 68 回応用物

理学会学術講演会、p. 1477、北海道工業大学、 2007 年 9 月 [10] 関口武治、吉沢慧、石川豊史、伊藤公平、“Si 中の等電子 Be 対トラ

ップによる発光スペクトルにおける Si 同位体効果”、第 68 回応用物理学

会学術講演会、p. 1477、北海道工業大学、 2007 年 9 月 [11] マ ク シ ム ミ ロ ノ フ 、 澤 野 憲 太 郎 、 伊 藤 公 平 、 白 木 靖 寛 、

“Demonstration of SiGe heterostructures with room-temperature 2DHG drift mobility and carrier density exceeding those of 2DEG,” 第68 回応用物理学会学術講演会、p. 402、北海道工業大学、 2007 年 9 月 [12] 濱岡福太郎、八木澤卓、真壁利明、“SF6/O2２周波容量結合プラズ

マによる Si-MEMS 加工のモデリング（Ⅰ）”、第 54 回応用物理学関係

連合講習会（春季）講演予稿集、青山学院大学、 2007 年 3 月、p. 206 [13] 真壁利明、シンポジウム「プラズマプロセスのモデリング」 “全体

まとめ；プラズマプロセスデザイン、現状と展望 ”、第 68 回応用物理学

関係連合講習会（秋季）講演予稿集、北海道工業大学、 2007 年 9 月、

p. 123 [14] 八木澤卓、真壁利明、“有機 low-k 材エッチング形状発展モデルの

構築”、第 68 回応用物理学関係連合講習会（秋季）講演予稿集、北海

道工業大学、 2007 年 9 月、p. 199 [15] 佐藤俊和、真壁利明、“誘導結合型 Ar/O2 プラズマにおける酸素

原子密度のガス混合比依存性”、第 68 回応用物理学関係連合講習会（秋

季）講演予稿集、北海道工業大学、 2007 年 9 月、 p. 163 [16] 濱岡福太郎、八木澤卓、真壁利明、“SF6/O2２周波容量結合プラズ

マによる Si-MEMS 加工のモデリング（Ⅱ）”、第 68 回応用物理学関係

連合講習会（秋季）講演予稿集、北海道工業大学、2007 年 9 月、p. 191 [17] 大場富仁、真壁利明、“酸化膜コンタクトホールエッチングにおけ

るチャージング電圧放電機構（Ⅰ）”、第 68 回応用物理学関係連合講

習会（秋季）講演予稿集、北海道工業大学、 2007 年 9 月、 p. 201 [18] 林雄一郎、平尾聡志、真壁利明、“Ar/O2 誘導結合プラズマにおけ

る Ar 準安定原子密度の径方向分布”、第 68 回応用物理学関係連合講習

会（秋季）講演予稿集、北海道工業大学、 2007 年 9 月、p. 168 [19] 高橋宏之、八木澤卓、真壁利明、“VHF 容量結合プラズマ径方向

分布の周波数効果のモデリング”、第 68 回応用物理学関係連合講習会

（秋季）講演予稿集、北海道工業大学、 2007 年 9 月、p. 163 [20] 天野英晴、“Network on chip における FAT Tree トポロジに関する

研究”、先進的計算基盤シンポジウム SACSIS2007、 pp.201-210, May, 2007 [21] 佐藤大祐、中野誠彦、「基板ノイズ低減を目的としたアクティブデ

カップリング回路の検討」、第 14 回シリコン RF 研究会

[22] 丸明史、中野誠彦、「 4 端子型ダブルゲート MOSFET のモデル化と

SRAM 回路への適用」、 2008 年春季第 55 回学術講演会 (発表予定 ) [22] A. Manaf、中村和正、松本佳宣、“CMOS 集積回路を用いた片面電

極液体封入式傾斜センサに関する研究” 、センサ．マイクロマシン部門

総合研究会資料、つくば大学、pp. 5-10、 7 月 2 日－ 3 日（ 2007） [23] 中村和正、A. Manaf、松本佳宣、“電解液を用いた容量型傾斜スイ

ッチに関する研究” 、センサ．マイクロマシン部門総合研究会資料、つ

くば大学、 pp. 11-16、 7 月 2 日－ 3 日（ 2007） [24] A. Manaf、松本佳宣、“小型片面電極液体封入式傾斜センサに関す

る特性評価”、第 24 回「センサ．マイクロマシンと応用システム」シン

ポジウムの講演概集、pp. 77、東京、 10 月 16 日－ 17 日（ 2007） [25] 石黒仁揮、菅原俊彦、高畑洋一、岩田俊一、滝川浩、黒田忠広、「磁

界結合パルス伝送方式による LSI ロジックモニター用のフレキシブル高

速無線インターフェース」信学技報、Vol.107, No.163, pp.135-140、電

子情報通信学会、集積回路研究会、 2007 年 7 月、神戸大学 [26] 濱岡福太郎、八木澤卓、真壁利明、 “SF6/O2２周波容量結合プラズ

マによる Si-MEMS 加工のモデリング（Ⅰ） ”、第 54 回応用物理学関係

連合講習会（春季）講演予稿集、青山学院大学、 2007 年 3 月、p. 206 [27] 八木澤卓、真壁利明、“有機 low-k 材エッチング形状発展モデルの

構築”、第 68 回応用物理学関係連合講習会（秋季）講演予稿集、北海

道工業大学、 2007 年 9 月、p. 199 [28] 濱岡福太郎、八木澤卓、真壁利明、“SF6/O2２周波容量結合プラズ

マによる Si-MEMS 加工のモデリング（Ⅱ）”、第 68 回応用物理学関係

連合講習会（秋季）講演予稿集、北海道工業大学、2007 年 9 月、p. 191 [29] 高橋宏之、八木澤卓、真壁利明、“VHF 容量結合プラズマ径方向

分布の周波数効果のモデリング”、第 68 回応用物理学関係連合講習会

（秋季）講演予稿集、北海道工業大学、 2007 年 9 月、p. 163 （６）その他の発表（パネル討論、解説論文等） [1] 黒田忠広、“ワイヤレスセンサーネットワークを創る LSI 技術：課題

と展望（招待講演）”、SensorExpoJapan2007、 2007 年 4 月 [2] 黒田忠広、“非接触コネクト”、ASET 三次元積層プロジェクト委員

会、 2007 年 5 月 [3] 黒田忠広、“システム LSI 時代における低消費電力技術”、電子情報

通信学会春季先端オープン講座（生涯教育）、 2007 年 6 月 [4] 黒田忠広、“チップ積層 LSI の 新動向～More than Moore の実現

に向けて～（招待講演）” JST フォーラム、 2007 年 7 月 [5] 黒田忠広、“３次元集積のためのチップ間無線接続技術（招待講演）”、 （社）電子情報技術産業協会ナノエレクトロニクス技術分科会、 2007年 9 月 [6] T. Kuroda, “CMOS proximity inter-chip communications,” 2nd ECL-KEIO NanoWorkshop, Nov. 2007. [7] T. Kuroda,”From more Moore to more than Moore,” XJTU-KEIO Workshop on Device and Information/Communication Technology, November 2007. [8] 黒田忠広、“システム LSI の低電力技術”、 電子情報通信学会誌 特集「環境を守る」第 4 章「エネルギーを効率よく使う」、p977-981, 2007年 11 月 [9] 八木澤卓、“絶縁膜加工モデリング”、第 18 回プラズマエレクトロ

ニクス講習会（講師）、東京工業大学、 2007 年 11 月、p. 71 （７）著書 [1] T. Makabe and S. Samukawa Edt., “The 4th Int. Workshop on Basic Aspects of Nonequilibrium Plasmas Interacting with Surfaces; Negative ions, their function & designability, and 4th EU-Japan Joint Symposium on Plasma Processes,” Appl. Surf. Sci. 253 (16), 6617-6737, 2007. [2] D. J. Economou and T. Makabe Edt., “Special Issue on Modeling

and Simulation of collisional low-pressure plasmas,” IEEE Trans. on Plasma Sci. 35 (5), 1194-1425, 2007. （８）報道発表 なし （９）特許 [1] 松本、「容量検出回路」、特願 2007-106687

（１０）受賞 [1] 堀友一、黒田忠広、“ IP 優秀賞”、 2007 年 4 月、日経 BP 社 [2] 黒田忠広、石黒仁揮、“ IP 賞”、 2007 年 4 月、日経 BP 社 [3] 新津葵一、黒田忠広、“猪瀬学術奨励賞”、「誘導結合型チップ間無線

インタフェースを用いた三次元 LSI システムの開発」、 2007 年 7 月 24日、財団法人 電気・電子情報学術振興財団 [4] 吉田洋一、三浦典之、黒田忠広、“ IEEE システム LSI デザイン賞”、

2007 年 11 月、第 11 回システム LSI ワークショップ、電子情報通信学

会 [5] T. Kuroda, Y. Hori, Y. Hanai, “IP/SOC Best Design Award,” Dec. 2007, CEA/LETI and LSI IP Design Award Committee [6] Y. Shimizu, SIMS-XVI Student Award, Silicon isotope superlattices: ideal SIMS standards for shallow junction characterization, November 2, 2007, SIMS-XVI organizing committee. [7] 真壁利明、フェロー表彰、「低温プラズマプロセスのモデリングとデ

ザインに関する先駆的研究」、 2007 年 8 月 3 日、応用物理学会 [8] 松谷宏紀、若手優秀研究賞、動的リコンフィギャラブルプロセッサ

MuCCRA-1 の実装と評価、 2007 年 5 月、先進的計算基盤システムシン

ポジウム [9] 石黒仁揮、黒田忠広、IP デザインアワード（ IP 賞）、「磁界結合パル

ス伝送方式を用いた高速無線インターフェースの設計とファームウェア

デバッグシステムへの応用」、 2007 年 4 月 26 日、電気・電子情報学術

振興財団 （１１）教育上の貢献（学位取得等） [1] 溝口大介、「誘導結合を用いたチップ間無線通信インタフェース」、

博士（工学）取得、 2008月 3月、（指導教員：黒田忠広） [2] 柴 崎 崇 之 、「 高 速 チ ッ プ 間 通 信 の た め の 送 信 及 び ク ロ ッ ク 分 配 用

CMOS集積回路に関する研究」、博士（工学）取得、2008月 3月、（指導教

員：黒田忠広） [3] 後藤剛、「プラズマを用いたポリシリコンゲート電極の微細加工の研

究」、博士（工学）取得、 2007月 9月、（指導教員：真壁利明） [4] 佐藤俊和、「誘導結合型プラズマにおける Ar 準安定励起原子のプラ

ズマ維持ならびに酸素原子生成に与える効果の数値計算モデリング」、博

士（工学）取得、 2008 月 3 月、（指導教員：真壁利明） [5] 松 谷 宏 紀 、 Architectural Explaration of Low Cost low power Network on Chips、博士（工学）取得、2008月 3月、（指導教員：天野英

晴） [6] 堤聡、「動的リコンフィギャラブルプロセッサにおける再構成機構の

研究」、博士（工学）取得、 2008 月 3 月、（指導教員：天野英晴）