LAPORAN LABORATORIUM ELEKTRONIKA DIGITAL

GATE – GATE LOGIKA

Oleh :

Nama : Hendri Cahyono

Nim :1220403037

Kelas : A2

Dosen pembimbing :

- Yaman, S.T., M. Eng

- Fauzan, S. T., M. Eng

POLITEKNIK NEGERI LHOKSEUMAWE

JURUSAN TEKNIK ELEKTRO / PRODI TEKNIK LISTRIK

TAHUN AJARAN 2013 / 2014

LEMBAR PENGESAHAN

Nama percobaan : Gate – Gate Logika

Nomor percobaan : 03

Nama praktikan : Hendri Cahyono

Nim praktikan : 1220403037

Nama patner kerja :1. Haryandi Fitra Amran

2. Mulidan

3. Feri Firdaus

4. Rahmad Rezki

Tanggal percobaan : 23 Oktober 2013

Tanggal penyerahan laporan : 29 Oktober 2013

Nama pemeriksa :1. Yaman, S. T., M. Eng

2. Fauzan, S. T., M. Eng

Paraf / Tanda tangan :

Nilai :

i

Kata Pengantar

Puji dan syukur saya panjatkan ke hadhirat Allah SWT, karena dengan rahmat

dan hidayah-Nya saya dapat menyelesaikan laporan praktikum Laboratorium Elektronika

Digital yang berjudul Aljabar Boolean tepat pada waktunya. Shalawat beriring salam saya

hantarkan ke pangkuan nabi Muhammad SAW yang telah membawa kita dari alam

kebodohan ke alam yang penuh dengan ilmu pengetahuan seperti pada saat ini.

Terima kasih saya ucapkan kepada Pak. Yaman, S.T., M. Eng dan Pak. Fauza, S.T.,

M. Eng selaku instruktur / pengasuh kami dan Pak. Yafet selaku teknisi di laboratorium

elektonika digital. Laporan ini saya buat sesuai dengan data yang saya peroleh dari hasih

praktikum Aljabar Boolean, Jobsheet Petunjuk Praktikum Rangkaian Logika, dan situs

Internet. Saya juga mengucapkan terima kasih kepada teman - teman yang telah ikut

membantu melakukan praktikum Aljabar Boolean ini.

Akhir kata, Saya sadar bahwa laporan ini masih jauh dari kata sempurna. Karena

itu saya sangat mengharapkan saran dari teman - teman semua yang bersifat membangun

untuk pembuatan laporan ke depannya agar menjadi lebih baik. Dan saya harap semoga

laporan ini bisa bermanfaat bagi kita semua. Amin.

29 Oktober 2013

Penulis

ii

Daftar Isi

Kata Pengantar....................................................................................................................................... i

Daftar Isi................................................................................................................................................ ii

I. Tujuan.......................................................................................................................................1

II. Dasar Teori...............................................................................................................................1

III. Diagram Rangkaian..................................................................................................................4

IV. Peralatan dan Komponen..........................................................................................................4

V. Langkah Kerja..........................................................................................................................5

VI. Tabel Hasil Percobaan..............................................................................................................5

VII. Analisa......................................................................................................................................6

VIII. Kesimpulan...............................................................................................................................7

IX. Daftar pustaka...........................................................................................................................8

iii

I. Tujuan

Percobaan ini dilakukan bertujuan untuk :

1. Menyelidiki operasi logika dari gate – gate logika.

2. Membuktikan dan mengamati operasi logika dari gate – gate logika.

II. Dasar Teori

Gerbang Logika merupakan dasar pembentuk sistem digital. Gerbang Logika

beroperasi dengan bilangan biner, karenanya disebut Gerbang Logika Biner.

Tegangan yang digunakan dalam gerbang logika adalah High (berarti "1" atau "+5V")

atau Low (berarti "0" atau "0 V" ).

Semua sistem digital disusun dengan hanya menggunakan tiga gerbang logika

dasar: gerbang AND, gerbang OR dan gerbang NOT. Empat gerbang logika lain dapat

dibuat dari gerbang-gerbang dasar ini, yakni: gerbang NAND, gerbang NOR, gerbang

eksklusif OR, gerbang eksklusif NOR .

Gerbang-gerbang logika tersebut disusun dengan menggunakan dioda dan

resistor (Diode Logic), dengan menggunakan resistor dan transistor (Resistor

Transistor Logic), atau dengan menggunakan kombinasi transistor (Transistor-

Transistor Logic - TTL). Kelompok logika lain dinamakan berdasar konfigurasi

rangkaiannya dan tersedia sebagai suatu IC (Integrated Circuit). Contohnya P-MOS

(Positive-Metal Oxide Semiconductor), CMOS (Complementary Metal Oxide

Semiconductor), ECL (Emitter-Coupled Logic), I2L (Integrated Injection Logic).

Yang paling populer adalah keluarga TTL yang dikenal dengan seri 74/54 yang masih

terbagi lagi dalam kelompok-kelompok: standar (74/54), High-speed TTL (74H/54H),

Low-power TTL (74L/54 L), Schottky TTL (74S/54S), Low power Schottky TTL

(74LS/54LS). Selain itu juga cukup banyak dipakai keluarga CMOS yang ditandai

dengan HC, HCT, AC atau ACT. Umumnya TTL dipilih karena mempertimbangkan

kecepatannya, sedang CMOS disukai karena pemakaian dayanya yang relatif rendah.

Jika dilihat dari literatur pabrik, kita akan menemukan bahwa gerbang NAND

merupakan gerbang yang paling banyak tersedia dan digunakan. Karena itu gerbang

NAND sering juga digunakan untuk membangun gerbang-gerbang lain, sehingga

disebut gerbang universal. Pada percobaan ini kita akan mengenal gerbang-gerbang

logika dasar dengan memanfaatkan gerbang NAND sebagai gerbang universal.

Gerbang NOR sebagaimana gerbang NAND juga merupakan gerbang universal.

1

Semua rangkaian logika bagaimanapun kompleksnya dapat dibangun hanya dengan

gerbang NAND atau hanya gerbang NOR saja.

Operasi logika dari OR gate dapat dinyatakan bahwa output OR gate berlogika

1 apabila satu atau lebih inputnya berlogika ”1”. Atau dengan kata lain bahwa output

OR gate berlogika 0 apabila semua inputnya berlogika 0.

Untuk OR gate 2 input operasi logikanya ditunjukkan dalam bentuk tabel yang

disebut tabel kebenaran (truth table). Diperlihatkan pada gambar 1.

Output dari suatu AND gate akan berlogika ”0” apabila salah satu inputnya

berlogika ”0”. atau dengan kata lain output AND gate berlogika ”1” hanya apabila

semua inputnya berlogika ”1”.

Tabel kebenaran dan simbol untuk gerbang OR gate dan gerbang AND gate

diperlihatkan pada gambar 1.

Berbeda dengan gate yang lain, NOT gate hanya mempunyai 1 input dan 1

output gate ini selalu akan berkebalikan dengan logika inputnya. Apabila inputnya

berlogika 1 maka outputnya berlogika 0. Simbol dan tabel kebenaran untuk gate ini

diperlihatkan pada gambar 2.

Operasi logika NOR gate sama dengan kebalikan operasi OR gate karena gate

ini merupakan kombinasi dari gate dasar NOT dan OR gate oleh karena itu output

NOR gate akan berlogika 0 apabila salah satu inputnya berlogika ”1”. Tabel

kebenaran dan simbolnya diperlihatkan pada gambar 2.

NAND gate merupakan kombinasi dari NOT dan AND gate. Karena itu

operasi NAND gate adalah sama dengan operasi AND gate dan diikuti operasi NOT

2

gate. Jadi dapat dinyatakan bahwa output dari NAND gate akan berlogika ”1” apabila

salah satu inputnya berlogika 0.

Tabel kebenaran dan simbol NAND gate diperlihatkan pada gambar 2.

Dua rangkaian logika yang lain adalah EX-OR dan EX-NOR. Kedua gate ini

merupakan kombinasi dari gate-gate dasar dan hanya mempunyai dua input.

Output EX-OR berlogika 0 apabila kedua inputnya berlogika sama 0 atau 1, atau

dengan kata lain output EX-OR gate berlogika 1 apabila kedua inputnya berbeda

(gambar 3).

Oleh karena itu keadaan outputnya dapat ditulis sebagai berikut :

F = A ⊕ B

3

Operasi logika EX-NOR gate berkebalikan dengan operasi EX-OR gate.

Apabila kedua inputnya berlogika berbeda maka outputnya berlogika 0, sebaliknya

bila kedua inputnya sama 0 atau 1 maka outputnya berlogika 1, seperti terlihat pada

gambar 3.

III. Diagram Rangkaian

IV. Peralatan dan Komponen

1. Catu daya 5V : 1 buah

2. Voltmeter : 1 buah

3. Protoboard : 1 buah

4. LED : 1 buah

5. IC : 7400 ( NAND ) : 1 buah

7402 ( NOR ) : 1 buah

7404 ( NOT ) : 1 buah

7408 ( AND ) : 1 buah

7432 ( OR ) : 1 buah

6. Kabel penghubung secukupnya.

4

V. Langkah Kerja

1. Membuat rangkain seperti diagram rangkaian ( a ). Bila telah benar laporkan

kepada instruktur.

2. Menghidupkan catu daya dan mengatur tegangan catu daya sebesar 5V.

3. Memberikan data input sesuai dengan data pada tabel pengamatan, (untuk logika

“1” dibiarkan bebas / tidak tehubung kemanapun, sedangkan untuk logika “0”

dihubungkan ke grounding / netral / negatif pada catu daya), kemudian mengamati

Vo dan indikator lampu LED. Dan mencatat hasilnya dalam tabel pengamatan.

4. Mengulangi langkah 1 s/d 3 untuk setiap gate – gate logika AND, OR, NOR,

NAND, dan NOT.

5. Membuat rangkaian seperti diagram rangkaian ( b ) dan ( c ).

6. Mengulangi langkah 2 dan 3 untuk diagram rangkaian ( b ) dan ( c ), kemudian

mencatat hasilnya dalam tabel pengamatan.

VI. Tabel Hasil Percobaan

AND Gate (IC 7408) NOR Gate (IC 7402) NAND Gate (IC 7400)

A B Vo(volt)

F A B Vo(volt)

F A B Vo(volt)

F

0 0 0,2 0 0 0 2,9 1 0 0 2,8 10 1 0,2 0 0 1 0,2 0 0 1 2,8 11 0 0,2 0 1 0 0,2 0 1 0 2,8 11 1 2,9 1 1 1 0,2 0 1 1 0,2 0

OR Gate (IC 7432) Diagram gambar ( b ) Diagram gambar ( c )

A B Vo(volt)

F A B Vo(volt)

F A B Vo(volt)

F

0 0 0,2 0 0 0 0,2 0 0 0 2,7 10 1 2,9 1 0 1 2,9 1 0 1 0,2 01 0 2,9 1 1 0 2,9 1 1 0 0,2 01 1 2,9 1 1 1 0,2 0 1 1 2,7 1

NOT Gate (IC 7404)

A Vo (volt) B 0 2,8 1

5

1 0,2 0Keterangan : 1 = High dan 0 = Low

VII. Analisa

Percobaan ini dilakukan dengan menggunakan lima buah IC, yaitu IC 7408,

7432, 7400, 7402, dan 7404. Dengan gerbang logika masing – masing yaitu AND,

OR, NAND, NOR, dan NOT. Dengan tegangan Vcc yang tetap yaitu sebesar 5V.

Pada saat dilakukan percobaan, untuk menandakan input yang diberikan

berlogika “1” atau “High” yaitu dengan cara dibiarkan bebes / inputnya tidak

terhubung kemanapun. Sedangkan untuk logika “0” atau “Low” yaitu dengan cara

inputnya dihubungkan ke grounding atau dihubungkan ke negatif pada catu daya yang

digunakan dalam percobaan.

Jika dilihat dari tabel hasil percobaan, untuk gerbang AND pada saat kaki A

dan B diberikan input berlogika 0 maka output F berlogika 0 dengan tegangan Vo

sebesar 0,2V. Pada saat dikaki A diberi input 0 dan B diberi input 1, maka output F

berlogika 0 dengan tegangan Vo sebesar 0,2v. Pada saat kaki A diberi input 1 dan B

diberi input 0 maka outpu F masih berlogika 0 dengan tegangan Vo yang sama yaitu

sebesar 0,2v, pada saat diberikan input di kaki A dan B = 1, output F berlogika 1

dengan tegangan Vo sebesar 2,9v. Hasil percobaan ini sesuai dengan tabel kebenaran

gerbang AND. Sedangkan untuk gerbang NAND jika dilihat dari tabel hasil

percobaan adalah kebalikan dari gerbang AND atau bukan gerbang AND. Pada saat di

kedua kaki atau di salah satu kaki input A dan B diberikan logika 0 maka output F

akan berlagika 1 dengan Vo sebesar 2,8V. Dan pada saat di kedua kaki input A-B

diberikan logika 1 maka output F berlogika 0 dengan Vo sebesar 0,2V.

Untuk gerbang OR, pada saat kaki A - B diberikan input berlogika 1 maka

output F berlogika 1 dengan tegangan Vo sebesar 2,9V. Pada saat kaki A diberi input

1 dan kaki B diberi input 0 maka output F berlogika 1 dengan tegangan Vo sebesar

2,9v. Pada saat kaki A diberi input 0 dan kaki B diberi input 1 output yang dihasilkan

berlogika 1 dengan tegangan Vo sebesar 2,9v. Pada saat diberikan input di kaki A dan

B = 0, maka output F berlogika 0 dengan tegangan Vo sebesar 0,2v. Sedangkan

gerbang NOR adalah kebalikan dari gerbang OR atau bukan gerbang OR.

Sedangkan untuk gerbang NOT, pada saat input A diberikan logika 0 maka

output B akan berlogika 1 dengan Vo sebesar 2,8V. Sedangka pada saat input A

diberikan logika 1 maka output B berlogika 0 dengan Vo sebesar 0,2V. Dengan hasil

6

yang seperti ini maka dapat dikatakan bahwa gerbang NOT berfungsi sebagai

pembalik sinyal inputannya.

Untuk proses pendapatan output F untuk tabel diagram gambar ( b ) dan

diagram gambar ( c ) adalah sebagai berikut :

Jika dilihat dari hasil outputnya, rangkaian gambar (b) adalah gerbang EX-OR.

Jika dilihat dari hasil outputnya, rangkaian gambar (c) adalah gerbang EX-NOR.

VIII. Kesimpulan

7

Setelah melakukan percobaan ini dapat disimpulkan bahwa gerbang AND akan menghasilkan output 1 apabila kedua inputannya berlogika 1, dan akan menghasilkan output 0 bila dikedua input atau disalah satu inputnya diberikan logika 0, sedangkan untuk gerbang NAND adalah kebalikan dari gerbang AND atau bukan gerbang AND.

Gerbang OR akan menghasilkan output 0 apabila kedua inputannya berlogika 0 dan akan menghasilkan output 1 bila disalah satu kaki atau di kedua kakinya diberi input berlogika 1, sedangkan gerbang NOR adalah kebalikan dari gerbang OR atau bukan gerbang OR.

Gerbang NOT akan membalikkan sinyal atau input yang diberikan.

IX. Daftar pustaka

- Fadhli, Jobsheet Petunjuk Praktikum Rangkaian Logika Semester II, T.elektro,

Piliteknik Negeri Lhokseumawe, Tahun 2008.

8